一种数字式彩色电视副载波综合器的设计

介绍一种适于利用电视信号传送标准时间的数字式彩色电视副载波综合器的设计 ,详细介绍了关键电路———数字混频器的组成、工作原理和输入输出波形 .该电路结构简单、性能稳定、可靠性高 .实际应用证明电路的设计是成功的 .该设计思想可以应用于一切输入频率与要求的输出频率之间没有整倍数关系的频率综合电路中 .     

一种副载波复用OLS光分组产生方案

提出了一种采用三分支干涉型调制器来实现单边带副载波标签的光分组产生方案,通过理论分析和仿真实验表明该方案实现了副载波标签的单边带调制,克服了Mach-Zehnder调制器强度调制导致的副载波信号的非线性失真,但存在着净荷信号对副载波标签信号的强度调制。     

设计数字相移器的一种新方法

在声纳或雷达波束形成、多通道信号传输的相位校正、数字通讯中的调制解调器设计等场合,都需要获得窄带恒定相移.本文给出了数字相移器设计的一种新方法,其原理以自适应建模为基础.这种方法可以方便地在信号处理机中实现.还给出了几个设计实例.     

低相噪频率综合器的设计与研究

低相噪频率综合器是由多个参考频率源产生的一个或者多个频率的系统元件的综合。本文对低相噪频率综合器的原理和组成进行了详细的介绍,并对主要部件的研制以及频率综合器的研制与测试结果进行了深入的分析,希望以此促进我国低相噪频率综合器的发展,加快我国的技术创新。     

多径信道下载波频率测量的一种实用算法

载波频率测量是通信侦察和通信对抗的重要内容。针对多径信道,利用数字信号处理技术,提出了在频域进行载波频率测量的一种实用算法,并进行了计算机仿真。仿真结果表明,该算法是可靠的、有效的和健壮的,SNR≥-10dB时相对误差不大于0．48％。     

一种基于载波选择的单射频链路SM-OFDM系统

传统SM-OFDM系统利用多载波技术可以克服频率选择性衰落,但系统所需射频链路的个数等于发射天线数,系统的能量效率较低。为了提高SM-OFDM系统的能量效率,提出了一种基于载波选择的单射频链路SM-OFDM系统,并采用载波分组和预编码技术降低系统的复杂度。通过仿真实验可知,基于载波选择的单射频链路SM-OFDM系统在提高系统能量效率的同时还可以提高系统的误码率性能,采用载波分组和预编码技术后系统复杂度明显降低。     

遥测接收机的一种载波频偏抑制方法

讨论了一种PCM/FM遥测数字接收机的载波频偏抑制方法。理论推导证明,在全数字接收机条件下,载波频偏对于理想FM解调输出信号的影响相当于对其进行了幅度调制。因此基于滑窗最大最小值法对鉴频后的信号进行平均包络检测,再从中减去平均包络部分,从而得到频偏抑制后的信号。给出了设计实例和计算机仿真结果,误码率测试曲线表明该方法不但有效,而且能够适应较大的频偏变化率。     

射频识别接收机前端低噪声CMOS全集成频率综合器关键模块设计

为满足射频识别接收机相位噪声性能要求,在分析了频率综合器整体噪声机制的基础上,将偶次谐波抑制电路应用于1.8 GHz压控振荡器设计并采用注入锁定高速与分频器结构,鉴频鉴相器PFD设计改善了相位死区,在整体上改善了频率综合器相位噪声。利用0.25μm 1P6M RFCMOS工艺,完成了频率综合器的完整版图设计。仿真结果表明:VCO调谐范围达到47.2%,电路整体相位噪声达到-128 dBc/Hz@1 MHz,完全满足应用要求。     

一种新型的全光再生节点

提出了一种能够对采用副载波复用(SCM)标签技术的光分组信号进行再生的节点结构。该节点结构简单,不用进行波长变换,可以对SCM标签信号与负载信号分别进行全光再生。仿真结果表明再生节点可以保持SCM标签信号与负载信号频谱的稳定,不会产生串扰,再生效果良好。     

特服业务综合数字排队器的设计与实现

介绍了采用ＰＣＭ２．０４８Ｍ数字接口的ＴＥＣＯＭ－６０特服业务综合数字排队器的特点和功能,描述了该系统的硬件总体结构和各模块的功能,论述了系统软件设计特点以及软件总体结构和各功能模块间的关系,最后介绍了该系统的应用情况。     

一种增益可多重调节的低功耗双频段低噪声放大器

为了同时满足无限局域网(wireless local area network,WLAN)和新一代无限保真(wireless fidelity,WIFI)无线通信标准,设计实现了一款增益可多重调节的低功耗双频段低噪声放大器(dual-band low noise amplifier with multiple gain-tunability,MGT-DBLNA).输入级采用串-并联谐振滤波网络以实现双频段输入匹配.放大级采用可调谐的有源电感作负载和偏置电压可变的电流复用结构,一方面,可通过调节有源电感的外部偏压和偏置电路的电压2种不同方式,对MGT-DBLNA的增益进行单独或联合调节,另一方面降低了功耗.输出级采用由电流镜以及共集电极放大器构成的可控缓冲器,可实现增益的进一步调节.基于WIN 0.2μm Ga As HBT工艺库进行验证,结果表明:在不同工作频率2.4、5.2 GHz下,MGT-DBLNA的增益(S21)可分别在3.9~12.3 d B、12.6~20.2 d B范围内调节;输入回波损耗(S_(11))与输出回波损耗(S_(22))均小于-10.0 d B;噪声系数(noisefigure,NF)小于3.4 d B;在5.0 V的工作电压下,静态功耗小于20.0 m W.所提出的MGT-DBLNA不仅实现了增益的大范围调节,同时也降低了功耗.     

一种信息综合自适应管道有源消声系统的研究

探讨采用信号综合自适应系统的超稳定设计法实现管道有源消声的方法，解决了自适应状态观测器的设计以及如何实现纯滞后系统的自适应控制问题，最后给出了计算机仿真结果，从而验证了这种设计方法的可行性。     

一种基于AD9850的信号发生器的设计

介绍了由AD9850作为核心部件，MCS51单片机作为控制部件的信号发生器。该系统体积小、稳定性好、精度高，适用于尖端的通信系统和精密的高精度仪器以及高频无线传输系统等。     

具有高线性调谐特性的1.2 GHz CMOS频率综合器

基于0.18 μm RF CMOS工艺实现了一个1.2 GHz高线性低噪声正交输出频率综合器,该综合器集成了一种高线性低调谐灵敏度的低噪声LC压控振荡器;降低了系统对锁相环中其他模块的要求;基于源极耦合逻辑实现了具有低开关噪声特性的正交输出高速二分频,采用"与非"触发器结构实现了高速双模预分频,并集成了数控鉴频鉴相器和全差分电荷泵,获得了良好的频率综合器环路性能。对于1.21 GHz的本振信号,在100 kHz和1 MHz频偏处的相位噪声分别为-99.1 dBc/Hz和-123.48 dBc/Hz。该频率综合器具有从1.13~1.33 GHz的输出频率范围。工作电压1.8 V时,芯片整体功耗20.4 mW,芯片面积(1.5×1.25) mm2。     

一种MSK-Type信号的频率同步改进算法

MSK-Type信号的频率同步技术可以采用基于最大似然理论的估计方法.但该算法结构复杂,计算量十分庞大,不利用工程上的实现,所以对MSK-Type的频率同步大多采用非线性同步的方式.其算法主要有延迟相乘和2P-Power算法,但这种选用前馈结构的无数据辅助算法只适用于全响应的连续相位调制信号,且由于在非线性相乘过程中引入大量自噪声,从而导致同步性能下降.为解决MSK-Type调制信号频率同步算法精度低、适用范围小及不利于工程上实现等问题,本文在延迟相乘频率同步算法的基础上,提出一种改进算法.该算法通过对部分响应和全响应MSK-Type信号采用不同幂次非线性处理,消除了延迟相乘算法中的自噪声影响,与原算法相比,频偏估计精度可提高5d B左右.另外,所提算法不仅将应用范围扩展到了部分响应MSK-Type信号,扩大了同步算法的适用范围,而且还具有便于工程实现的特点.     

一种数字锁相环的参数设计方法

数字锁相环在实际通信系统中应用广泛,但其精确的环路参数设计比较困难。针对这一问题,以数字反正切载波恢复锁相环为例给出了一种环路参数设计方法,利用模拟环路和数字环路的对应关系,完成数字锁相环的参数设计。仿真结果表明了该方法的有效性。     

一种新的基于反馈的数字预失真器模型

数字预失真器是线性化功率放大器的有效工具.记忆多项式等模型难以兼顾模型的精确性和复杂程度.为解决该问题,提出了一种基于反馈的多项式模型建模数字预失真器.不仅使用输入信息,还使用过去时刻的输出信息,用较少的系数个数对高非线性及深记忆效应的功率放大器建立模型.仿真结果显示,该模型比一些常见的模型可更有效地缓解功率放大器的幅值和相位失真.     

一种基于半导体光放大器的全光2R再生器

针对一种基于半导体光发大器(SOA)的全光2R再生器进行了研究。该再生器是利用半导体光放大器中的自相位调制效应所引起的频谱红移现象,通过在半导体光放大器后面放置光带通滤波器可以达到2R再生目的。在10 Gb/s、20 Gb/s以及40 Gb/s的时分复用信道上对该再生器的性能进行了验证,结果表明,该再生器结构适用于较高速率的光纤通信系统中。     

DRM／DAB／AM／FM频率综合器中吞吐脉冲分频器的设计

为使DRM/DAB/AM/FM频率综合器具有良好性能,本文设计了一种高速大分频比低功耗吞吐脉冲分频器. 此吞吐脉冲分频器由32/33双模预分频器(dual-modulus prescaler, DMP)、5位吞吐计数器和11位可编程分频器及时序控制电路构成. 此吞吐脉冲分频器内部的不同模块分别采用SCL、TSPC、CMOS静态触发器及可置位的CMOS静态触发器等多种触发器结构优化,使此吞吐脉冲分频器具有高速、大分频比和低功耗的特点. 此吞吐脉冲分频器应用中芯国际SMIC 0.18 μm RF CMOS工艺流片,芯片核心面积为270 μm×110 μm. 测试结果显示,在1.8 V工作电压的条件下,此吞吐脉冲分频器的最高工作频率为3.4 GHz,工作频率范围为0.9~3.4 GHz. 在输入信号频率为3.4 GHz,分频比为45 695时,功耗为3.2 mW. 实验结果表明,此吞吐脉冲分频器完全满足DRM/DAB/AM/FM频率综合器的要求.