MGS—CMOS宏单元模块自动生成系统

本文介绍一个CMOS宏单元模块自动生成系统,该系统根据宏单元的电路描述,经过逻辑综合后自动完成布局、布线工作。并将布图结果转换成版图描述文件,从而实现了宏单元建库及模块生成的自动化。为了保证布通率及生成模块的正确性,系统提供了交互布图环境和模块正确性验证工具。     

砷化镓ASIC电路实用库的研究

本文提出了一种以ＧａＡｓＭＥＳＦＥＴ双层金属布线工艺和ＳＤＦＬ电路形式为基础的ＧａＡｓ６００门门阵列基片的结构，阐述了实用ＧａＡｓ单元库的设计准则和方法，并以全加器为例说明了宏单元库的电路形式、几何结构、内部布线及输入输出的考虑．实用ＧａＡｓ门阵列设计系统已在ＣＯＭＰＡＣＡＤ工作站上建立，文中给出一个用该系统设计的应用实例．     

LSIS-2自动布图设计系统

<正> LSIS-2布图设计系统是一个用于LSI/VLSI芯片自动布图设计的系统,LSIS-2系统采用多元胞(polycell)兼容宏单元(macrocell) 的设计模式,系统的主要部份有:分级布图设计描述语言及其编译子系统,二级单元库及其管理子系统.设计描述正确性验证子系统,自动布局及总体布线设计子系统,多目标优化的自动布线设计子系统,实体化设计,输出转换及人机交互设计子系统.     

宏单元模式分级布图规划方法

本文提出一个新的宏单元模式分级布图规划方法.布图规划分三个阶段进行:芯片物理分级构造、布图规划和布图规划修正.主要特点包括:松弛对布图拓扑结构的约束、模块“自然”结群构造设计物理分级、采用解析方法求解面积规划问题、基于一个新的Steiner树算法求布线规划、包含模块面积估计和布线面积估计.实验结果表明提出的方法可以在满足不同形状和I/O设计目标的同时得到很高的芯片面积利用率.     

VLSI栅阵列单元生成系成

本文介绍一个新的ＶＬＳＩＣＭＯＳ电路栅阵列布图系统ＧＭＳ（ＧａｔｅＭａｔｒｉｘｌａｙｏｕｔＳｙｓｔｅｍ），它可以作为单元生成器在ＶＬＳＩ布图中自动产生基本单元。ＧＭＳ的布图过程包括：栅排序、线网分配和版图压缩，在考虑了许多实际约束条件的基础上，ＧＭＳ使用了一个新的栅排序算法，对Ｌｉ［６］算法做了较大改进，ＧＭＳ还把线网分配问题，转化为扩展的一维分配问题，在给出扩展一维分配问题定义的基础上，开发了一个线网分配算法，取得了较好的结果，ＧＭＳ允许用户对布图结果作叠代改进，对布图结果进行了压缩，从而减小了布图面积，ＧＭＳ已在ＭｉｃｒｏＶａｘＩＩ上用Ｃ语言实现，我们测试了许多实例，取得了较好的结果。     

基于门阵的宏单元自动生成技术及其应用

基于门阵列的宏单元(Gate-Array-Based Macrocell)库是门阵自动设计系统不可分割的一部分,并对其设计效率和设计成功率有着重要影响.Gmacro是清华大学计算机系设计开发的门阵自动设计系统(MALS)中的一个工具,用以实现一层半、双层金属CMOS门阵宏单元从门级结构描述到版图的自动综合.本文将针对Gmacro的构造及其中采用的技术,尤其是版图综合中的算法等做一较详细的介绍.     

CMOS单元版图生成算法综述

基于库单元的ASIC设计方法对单元版图自动生成工具提出了很高的要求。CMOS单元版图生成可分成MOS管布局、单元内布线和版图压缩三步。文章从不同的单元版图布图样式出发,综述布局、布线及压缩算法的发展现状,具体介绍几个单元版图生成系统,最后指出了该研究领域存在的问题。     

一种模拟集成电路Hamming神经网络及其应用

采用Ｐ阱ＣＭＯＳ工艺设计并制作了一种模拟型的Ｈａｍｍｉｎｇ神经网络集成电路．测试结果表明，网络中的宏单元，模板匹配运算电路，可很好地实现容差匹配的功能．将芯片用作识别器，识别手写体阿拉伯数字的实验结果表明，可在５００ｎｓ内完成一次识别运算；对所采集的数据集得到了较好的识别效果．识别测试结果还表明，识别效果对控制参量阈值电压ＶＴ的变化较敏感．     

用于工艺流程自动生成的排序算法

文章介绍了一种工艺流程的自动排序算法。该算法将器件的结构作为输入信息,利用工艺库,得到可制造出该器件的工艺路线。该算法可应用于VLI制造的工艺流程卡自动生成。     

标准单元版图综合工具PLS

文章介绍了一种标准单元版图综合工具（ｃｅｌｌ ｌａｙｏｕｔ ｓｙｎｔｈｅｓｉｓ ｓｙｓｔｅｍ）,这是一种完全自动化的ＥＤＡ工具,它能根据输入单元电路网表和设计规则及单元库高度等参数自动生成符合设计要求且满足设计规则的单元版图。系统采用了改进的布图模式,得出了面积和电性能更加优化的单元版图。文中介绍了系统的设计流程,分析了系统采用的核心布局布线算法,以及在算法实现过程中为适应单元版图的特点和提高效率     

一种动态密度和约束的四边布线程序

本文介绍一种新的四边通道布线器(DDCR),该布线器基于启发式原则提出,并应用动态布线密度和约束图完成线网定序和连线段选择。DDCR是H/V方式布线,该程序由C语言写成,运行于VAX11/780VMS下,可与BBL2布图系统配套使用,通过对许多例子试验,其效果是满意的。     

一种基于电流变化监测的高速自适应数据处理电路设计

本文根据大规模集成电路对数据处理模块高速度、低误差的要求，提出了一种高速自适应数据处理电路结构的设计。该结构能够基于对并行数据处理模块电流的监测，自动选取数据处理速度最快的模块作为关键路径，从而自适应地调整电路整体时延。实验结果表明该结构可以满足高速数据处理电路在功能和性能上的要求。     

一种基于模糊逻辑的加热控制器

设计了一种用于加热的模糊控制器。用Ｖｅｒｉｌｏｇ ＨＤＬ语言在行为级上描述了加热器的功能，用ＦＰＧＡ验证了电路的功能。然后综合至门级，用１．２μｍ两层金属布线标准单元库进行自动布局布线直至生成版图。结果表明，采用该方法可增加设计的灵活性，缩短了设计周期。     

采用0.25 μm CMOS工艺的SOC电源管理IP模块

设计了一个采用0．25μmCMOS工艺的电源管理IP模块。该模块包含DC／DC转换／调整、上电复位、低电压监测和后备电源自动切换功能，通过对电源的动态管理，可提供稳定的系统电源。该IP模块能够提供独立的数字电源、模拟电源和闪存电源，具有工作稳定，高电源噪声抑制比和较低的温度系数等显著优点。其接口符合VSIA标准，完全适用于深亚微米SOC的集成设计。     

RCM2100嵌入式模块在小区电量自动抄表系统中的应用

本文简要概述了RCM2100嵌入式核心模块的基本性能．在此基础上阐述了基于该模块的电能量集中器的软硬件实现，提出了一种适用于居民小区的电量自动抄表系统的解决方案，通过采用嵌入式开放设计技术．较好地克服了以往自动抄表系统的弊端，提高了小区的智能化水平。     

基于状态机自动生成的SoC硬件接口综合方法

在SoC接口综合方法设计中，由于大多数IP的接口设计和通信协议是不同的，所以必须要发展能结合不同通信协议IP模块的方法。文章提出了一种基于状态机(FSM)自动生成的硬件接口综合方法，其在给定两个子模块的HDL模型的情况下，根据数据传送的逆过程就可以自动生成与其通信的状态机，同时．该方法也给出了一个参数化的缓冲器和数据格式转换．用户可以根据需要选择合适的库。最后，通过一个实例验证了该方法并给出了仿真波形。     

Verilog语法的基本概念

前言 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的VerilogHDL模型，也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Verilog语言来建立电路模型。如果按照一定的规矩编写，功能行为模块可以通过工具自动地转换为门级互连模块。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：● 系统级(system): 用语言提供的高级结构实现设计模块外…     

一种8b RISC微处理器的综合

近年来，随着微电子技术的飞速发展，微处理器以其突出优点广泛应用于各个领域。微处理器IP核的设计也随之成为业界关注的焦点。综合是进行微处理器IP核设计的一个重要步骤。本文介绍一种8b RISC微处理器的综合过程，着重论速ROM，RAM模块的综合方法及与其他模块的接口问题。所使用的软件为Synopsys Design Analyzer以及AVanti!的Rapidcompiler，综合库是中芯国际0．35μm的综合库。综合出的网表已通过门级验证。     

一种利用神经网络的故障模糊诊断系统

本文提出一种神经网络与模糊逻辑相结合的故障诊断系统，该系统包括２个方面：模糊推理模块和规则学习模块。模糊推理规则记忆在网络的记忆层中，记忆节点的激活水平则反映了输入矢量与已记忆规则的匹配程度；规则学习模块通过自组织聚类过程自动生成规则。作为该诊断系统的一个应用实例，模拟了旋转主轴的故障诊断试验。     

群法在宏单元门阵列布局中的应用

为了适应超大规模集成电路自动版图设计的需要，本文提出以改进的群法为基础的宏单元门阵列布局方法，它通过同时考虑单元主单元连接度进行结群，并结合广义力向量松弛法，具有速度快，迭代改善效果明显等特点，本文最后给出实验例子，验证了算法的有效性。