基于单片机的无线传感网络通信模块设计与实现

采用单片机进行无线传感网络通信模块设计,提高无线传感网络通信的保真性和稳定性,文章设计的无线传感网络通信系统主要包括了传感器模块电路设计、无线传感网络通信的时钟电路模块设计、晶振电路设计、AD电路设计以及单片机的JTAG电路设计等。建立嵌入式STM32开发环境实现硬件电路集成设计,首先进行了无线传感网络通信模块的总体设计描述,进行通信模块技术指标分析,采用单片机作为核心处理芯片,进行无线传感网络通信的模块化设计。系统调试结果表明,采用该设计的通信模块进行无线传感器网络通信的稳定性较好,通信误码率降低,电路系统的可靠性较高。     

变电站智能巡视平台的设计

主要介绍智能避障平台的设计过程,包括移动机器人避障原理的介绍,避障平台的硬件及软件设计,视觉检测算法的实现。硬件电路设计部分主要包括传感器电路的设计,电源稳压电路和电机驱动电路的设计,系统使用飞思卡尔公司的MC9S12单片机作为主要控制芯片,避障平台驱动电机采用DC直流电机,使用数字COMS摄像头传感器和超声波测距传感器进行障碍物的检测与识别。通过实验表明,两种方法相结合能够实现更加精确的避障。     

基于AT89C51的温度监测系统设计

本文设计的硬件电路可以对温度进行实时监测并在温度异常时发出警报。该电路采用以AT89C51为核心的主控芯片,并且包含了传感器数据采集模块、温度显示模块、报警模块以及复位模块等电路。其中,温度显示模块通过LCD1602液晶显示器对温度进行实时显示;传感器数据采集电路采用DS18B20单总线型温度传感器。该系统电路设计简单,工作性能稳定,硬件成本低廉,灵敏度高。     

基于WIFI的无线视频监控硬件电路设计

本设计基于WiFi无线摄像头的设计.它以STM32芯片为核心,采用以OV2640作为图像传感器的数字摄像头,通过WiFi模块将采集到的图像数据上传至手机上位机,在上位机上进行图像的显示.系统主要包括MCU模块的设计、OV2640摄像头电路的设计、WIFI接口电路的设计、电源部分设计、程序下载电路设计等.     

基于FPGA和EPP的芯片测试电路设计

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计。通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2MB/s。在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理。本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标。     

基于I2C总线的CMOS图像传感器接口电路设计

详细阐述了一种用于百万像素数码相机的CMOS图像传感器接口电路设计及其VLSI实现;文章按照数码相机的功能要求进行整体设计,由上而下讨论了各个子模块的设计,并给出了电路的FPGA验证;本设计作为数码相机专用芯片的一部分用0.6 μ m工艺实现.     

数字阵列雷达数字收发ASIC芯片设计

数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计(ADC/DAC/DDC/DDS),给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。     

一种基于DVB-C的初始解调电路的设计

本文介绍了一种基于DVB-C标准的初始解调电路设计,它综合了本地载波解调和简单序列解调两种实现方式,这两种方式的选择由IIC写入的寄存器值控制.文章重点讨论了本地载波解调中的直接数字频率合成器(DDFS)模块的设计.ModelSim仿真和PGA验证表明,本文设计的初始解调电路在28.8MHz的时钟频率下能正常工作,实现将数字信号解调至数字基带的功能.     

基于DSP的SAW温度检测系统的设计

介绍了基于谐振器型声表面波(SAW)传感器的温度检测系统的工作原理及组成结构,详细说明了系统中读写器设计过程中的关键技术,重点说明了读写器中射频前端电路的设计,包括锁相环(PLL)频率合成器模块、发射电路和接收电路的硬件设计,同时给出了数字信号处理(DSP)基带主控模块的设计框图和工作流程。对传感器在0~100℃的环境下测试数据进行了详细分析,测量温度的精度可达±1℃,在良好电磁环境下,最大测温距离可达5m。     

基于STC12C5A60S2单片机无线蓝牙智能追踪小车

无线蓝牙智能追踪小车是在控制系统的作用下,手机APP软件作为客户端,手机蓝牙作为指令发送方,蓝牙模块作为接收方,然后接收方通过串口仿真协议与控制系统进行通信,从而完成指令的无线传输控制小车前后左右运动。智能追踪是通过红外光电传感器采集信号,反馈给控制系统从而控制电机转动速度实现智能追踪。本设计中,采用STC12C5A60S2单片机作为主控芯片,五对红外光电传感器构成追踪检测电路,蓝牙模块采用HC-06,电机驱动电路及其他外围电路。设计实现了手机无线遥控小车以及沿黑色轨迹行走的智能追踪小车。     

基于SOC的通用处理模块设计

本文设计一种基于 SOC 芯片的通用处理模块,采用 SOC 内嵌的两个 RAM 分别实现不同 CPU 功能的方式实现通用处理模块的功能。模块实现了信号处理、信息处理、链路处理和话音处理等通用模块需要的功能,完成了 ADC 电路、DAC 电路、时钟电路、电源电路、话音电路等功能电路的设计和测试,为后续设备的小型化和通用化提供了扎实的研究基础和硬件支撑。     

Demonstration of RSFQ digitizer on a multichip module

A 1-b slice of a rapid single-flux quantum (RSFQ) digitizer with interchip communications on a multichip module (MCM) has been successfully designed, fabricated using 3-μm Nb technology, and tested. We placed a flash comparator followed by an enable switch and an MCM transmitter circuit on one side of the chip, and an MCM receiver circuit followed by a memory buffer on the other side. The 5 × 5 mm chip was flip-chip mounted on a 10 × 10 mm carrier chip by a solder bump technique. During circuit operation, the comparator output signal and the clock signal left the chip, moved to the carrier chip, and returned back to the chip into the memory buffer. We operated the circuit with a beat frequency technique where the data input frequency was slightly off from the clock frequency by the beat frequency of 10 kHz. The circuit operated correctly up to 10 GHz. The critical circuit operation margin was observed to be the bias current to the SQUID in the MCM receiver circuit and was about ±6% at 10 GHz     

基于单片机的时钟电路设计

设计一种简易的时钟电路,电路由单片机最小系统、电平转换模块、按键输入模块,时钟模块、液晶显示模块组成.电路以STC89C52单片机为控制核心,控制串行实时时钟芯片M41ST85W进行时钟读、写、报警操作.     

A microprogrammable real-time video signal processor (VSP) formotion compensation

A video signal processor (VSP) LSI circuit with a three pipelined architecture has been developed for pattern matching, which is fundamental for the motion compensation necessary for teleconferencing systems. A high-speed arithmetic logic unit with absolute-value calculation capability and a minimum/maximum value detector, which are essential to pattern matching, have been integrated on the VSP LSI. The chip was fabricated with a 2.5-μm CMOS and double-layer metallization technology. The number of MOSFETs integrated on the 9.91×9.50-mm ² chip is about 48000. It operates at a 14.3-MHz clock frequency with a single 5-V power supply and typically consumes 240 mW. An experimental video signal processing system, using a single VSP LSI chip, is discussed     

位置报告系统用声表面波可程序MSK调制解调组件

介绍了声表面波可程序MSK调制解调组件设计及工作原理，该产品用于位置报告系统，完成对MSK信号的扩频调制解调以及对信息的差分相干解调，不需提取载波及恢复时钟等处理，提高了系统抗干扰能力和实时处理速度。同时由于扩频码序列随时可变，大大提高了系统保密性能。与其他技术相比，具有独特的优势，有很好的应用前景。     

基于DSP的高速数据采集系统硬件设计

为了满足数据采集及信号处理系统中对数据实时性的要求,采用TMS320VC5509为中心处理器,并对A/D转换、电源及复位电路、时钟电路、JTAG仿真电路等外围硬件进行了设计,使其能够在高速采样信号下,及时对数据进行处理,达到系统对处理速度的要求,实现了一种基于DSP的高速数据采集系统设计。     

基于高速DSP的红外图像处理电路研究

介绍了一种基于高性能定点数字信号处理器(DSP)TMS320C6201的图像处理系统,该系统主要包括驱动电路模块、A／D和D／A转换模块、数字信号处理模块和视频显示模块。由于该系统采用了高性能、低功耗的处理芯片,使整个系统具有实时性高、性能稳定、精度高、体积小、功耗低等优点,在红外热成像系统中有着广泛的应用前景。     

Programmable 2D linear filter for video applications

A fully integrated 2-D linear filter including a line buffer for a 7×7 kernel is presented. To run the filter in real time at video clock frequencies, an array of pipelined carry-save adders was used as a very fast arithmetic unit. The filter chip contains 292451 transistors on a silicon area of 135 mm². The maximum clock frequency under worst-case conditions for technology and temperature was simulated to be 20 MHz. The main blocks are designed as independent parameterizable modules. The line buffer and the arithmetic unit are available as macros in a standard cell library for semicustom design. With these macros a semicustom chip for image enhancement in a X-ray system was produced. This chip works with a system frequency of 13 MHz. The line buffer module is used in another full-custom image processing chip-a two-dimensional rank order filter with a kernel size of also 7×7. This chip contains more than 300000 transistors on a silicon area of 103 mm². In this case the module containing the 1-D FIR (finite impulse response) filters is replaced by additional pixel delays and a sorter module. Simulations have shown that the chip could work with clock frequencies up to 20 MHz     

基于DSP的多元数据同步采集与存储系统的设计与实现

从硬件和软件两个角度出发,介绍基于DSP的多元数据同步采集与存储系统的组成、工作模式以及功能的测试。系统主要由上位机和数字采集与存储单元组成,其中数字采集与存储单元的硬件部分包括电源模块,值班电路模块,数据采集模块,数据存储模块,时钟同步模块。系统采用DSP作为中央处理芯片,利用经过同步后的秒脉冲作为触发信号,实现同步数据采集。以CF卡作为存储介质,实现数据自容式存储。软件部分实现自检、同步、数据采集存储功能。经过测试,系统工作稳定,功能正常,同步精度在100ns以内。