温度和频率对互连线信号完整性的影响

针对VLSI中的互连线信号完整性问题,研究温度和频率对电阻、电感和电容的影响。在温度和频率的作用下,采用多节RLC模型,分别探讨温度和频率对互连线电学特性的影响,研究互连线的信号完整性问题。结果表明:在温度和频率的双重影响下,对温度和频率比较敏感的第5层互连线,在信号上升时间为0. 05 ns,负载是0. 1pF电容时,信号的延迟比没有考虑温度和频率影响时的延迟多121 ps;当负载是电阻时,延迟变化不大。温度对串扰的影响较小,频率对串扰的影响较大,在温度和频率的双重影响下,阻性负载时远端串扰变大,近端串扰变小,而容性负载时近端串扰和远端串扰都变小。     

基于布尔过程的低功耗互联线设计

在布尔过程理论的基础上提出互连线功耗的扩展模型,该模型综合考虑互连线自身跳变及互连线间的耦合跳变所引起的功耗.并据此提出一个功耗优化算法,该算法通过调整互连线的布局以及相邻互连线间的距离以达到功耗优化的目的.实验结果表明该方法有较好的优化效果.     

薄膜互连线形状参数对电迁移的影响

为了探究Au互连线的形状参数对互连线寿命的影响,在环境温度为150℃、加载电流为500mA的试验条件下,使用恒温箱同时对多种不同形状的样品进行加速寿命试验。结果表明:在此试验条件下,不同形状参数的互连线的失效模式相同,且皆为电迁移导致互连线出现断路;互连线与电极连接处的圆弧半径越大,电迁移导致的失效现象出现的越晚,对应的薄膜互连线的寿命也越长。     

信号完整性设计中的抖动与振铃消除技术

针对高速信号传输中码间干扰引起的抖动问题,提出了一种新型电流模式预加重电路,与传统结构相比,该新型电路不仅降低了电路复杂度,而且通过双边沿预加重提高了工作速度．针对低压差分信号传输的振铃问题,在考虑芯片压焊线模型以及负载的情况下,提出了一种基于阻抗匹配方法的振铃消除技术,有效缓解了输出振铃现象．通过对仿真和测试眼图进行讨论,验证了新方法的实用性．     

射频差分网络混合模式S参数的应用

印刷电路板(PCB)上芯片管脚之间的连线,通常采用差分线的形式.当所传输的信号频率很高时,成为一个典型的微波传输线,需要利用混合模式的S参数进行研究.在一般射频(RF)及微波N-端口网络单端S参数基础上,针对差分网络给出并发展了混合模式S参数的表达式和性质.利用Ansoft HFSS软件混合模式S参数设计了PCB上一对包含有互连(过孔)的差分线,并用这个差分线建立了一个差分电路系统,传输速率为3 GB/s的随机数字信号,在接收端提取了相关的接收电压信号和眼图.模拟结果表明,经过总计5英寸长的PCB传输线路后,所接收的信号仍然保持了良好的质量.     

提高成品率的VLSI互连线线宽优化

金属互连线层的设计对VLSI成品率有着重要影响 .研究了制造缺陷与互连线层成品率的关系 ,通过关键面积概念说明了在有制造缺陷影响的情况下 ,互连线线宽参数对成品率的影响 .提出了一种基于线宽调整以期降低互连线缺陷关键面积、从而提高成品率的优化模型和算法 ,并通过 4× 4移位寄存器版图单元的线宽优化实例说明了这种互连线宽优化方法能有效提高成品率 .优化实例表明 ,线宽调整能够引起VLSI的开路和短路关键面积发生变化 .在设计规则容许范围内 ,根据实际版图的关键面积特点对互连线线宽进行优化 ,可以降低芯片对制造缺陷的敏感程度 ,从而提高制造成品率     

铝和铜互连线的晶粒结构及残余应力研究

采用X射线衍射仪和扫描探针显微镜,观察和测量了分别由大马士革工艺制备的Cu互连线和由反应刻蚀工艺制备的Al互连线的晶粒结构和应力状态.大马士革工艺凹槽中的Cu互连线受到机械应力的影响,使Cu互连线的晶粒尺寸(45~65 nm)小于Al互连线的晶粒尺寸(200~300 nm);Cu互连线(111)的织构强度(2.56)低于Al互连线(111)的织构强度(15.35);Cu互连线沿线宽方向的应力σ22随线宽的减小而增加,即沉积态和退火态的Cu互连线的σ22由73和254 MPa(4μm线宽)分别增加到104和301 MPa(0.5μm线宽).Cu互连线和Al互连线的流体静应力σ均为张应力.Al互连线的主应力σ11、σ22和σ33随Al膜厚度的减小而增加.退火使Al互连线的σ11、σ22和σ33降低,表明Al互连线中的残余应力主要为热应力.     

面向测试的SOC核间互连网络约简算法

随着集成电路的制造工艺和工作频率已经进入了深亚微米和吉赫兹时代,片上系统核间互连总线的串扰测试已经成为不容忽视的问题．通过对片上系统核间互连总线特征的研究,提出了一种面向测试的片上系统核间互连总线的约简算法．该算法首先对核间互连的拓扑结构进行描述,建立互连关系矩阵,并以受害线为根结点构建互连关系分级树,根据测试精度去掉多余的攻击线．其次,根据互斥算法对包含三态双向驱动源的互连线进行筛选,确定施加激励的互连线．经过约简后的互连网络可根据测试矢量生成算法生成测试矢量集．该算法使生成的测试矢量集大大缩小,并提高了测试效率．     

采用同步辐射源X射线衍射技术原位观测VLSI铝互连线的应力

为研究VLSI金属互连线的应力导致IC器件失效的问题,采用同步辐射源X射线衍射技术,原位测试了VLSI中Al互连线在电迁徙及加热条件下的应力变化.沉积态的Al互连线在室温下为拉应力.退火过程使拉应力逐渐减小,在300～350℃过程中由拉应力转为压应力.在电流密度为(3×105～4×106)A/cm2,275min的电徙动实验过程中,Al互连线阳极端由拉应力转变为压应力,并随后随着电流密度的增加而增加.此外,采用扫描电镜(SEM)观察了Al互连线的电迁徙失效特征及应力释放过程.     

一种用于CMOS图像传感器的高速高精度低功耗LVDS驱动器设计

针对宇航超大面阵(15k×15k)CMOS图像传感器中读出链路后级对串行数据接口高速、高精度、低功耗以及驱动大容性负载的需求,提出了一种基于沟道长度分割的方法和预加重技术相结合的低压差分信号(low voltage differential signal,LVDS)驱动器设计方案。与常见设计方案相比,该方案采用沟道长度分割补偿方法在兼顾运放增益的同时,有效提高单位增益带宽;其次采用预加重技术对LVDS驱动器进行高频分量补偿,提高大容性负载驱动能力和高速信号完整性。仿真结果表明:基于沟道长度分割补偿法有效提高了共模反馈电压信号的精度,仿真验证了实际共模电压信号变化小于15 mV;采用预加重技术对高速传输过程中损失的高频分量进行幅度增强,有效改善了高速数据传输过程中信号眼图质量,同时传输速率和驱动负载能力均提升2倍以上(1.2 Gb/s@12 pF),静态电流消耗仅为4.6 mA@12 pF,所提出的LVDS驱动器设计方案采用典型0.18μm CMOS工艺设计实现。     

一种新的减少SDH指针调整抖动的方法

针对指针调整在SDH网络边缘会引起大幅度低频率抖动的问题，在传统相位泄漏法的基础上，提出了一种新的减小指针调整抖动的方法--自适应调制泄漏法。该方法采用新的相位扩散机理，先将指针调整引起的大幅度多比特抖动泄漏为多个小幅度单比特的抖动，然后对每1个泄漏bit进行序列调制，从而将泄漏频率由低频段移到高频段，使泄漏相位易于被锁相环滤除，最终达到减小输出抖动的目的。另外，该方法通过监视比特泄漏缓存器的满度来自适应地调整比特泄漏周期，可以在保证泄漏缓存器不发生溢出的前提下，最大限度地减小输出抖动。仿真表明，自适应调制泄漏法在网络处于劣化模式和非劣化模式时都可以有效地抑制指针调整抖动。     

卫星光通信中平台抖动补偿技术研究

以卫星光通信系统为例,对空间光通信系统中光学平台的抖动进行了分析。研究了一种自调节前馈补偿技术,通过自适应信号处理或对前馈控制器进行直接优化,可对光学平台的抖动进行有效抑制。     

城域以太网电路仿真业务的缓冲控制

在电路仿真业务（CES）中,时延和抖动等参数的控制方法是影响业务质量的关键参数。按照城域以太网论坛（MEF）的标准对CES进行了仿真,提出了对业务质量参数进行控制的策略。参考目前用于话音、多媒体等业务的传统缓冲控制方法,提出了适应于CES的减小时延、平滑抖动的缓冲控制算法,并进行了仿真。结果表明,该算法的性能比现有的实时业务中的传统缓冲控制方法更加优越。     

用于减小定时抖动的数字预滤波器设计

推导了一种用于减少定时抖动数字预滤波器的冲激响应表达式,提出了一种数字预滤波器的设计方法,设计了一种优化数字预滤波器。通过对定时恢复环的仿真,讨论了环路的收敛情况,比较了所设计的数字预滤波器和无预滤波器时环路定时抖动与信噪比、定时抖动与环路噪声带宽、误码率与信噪比的数量关系,证实所设计的数字预滤波器对减少定时抖动非常有效。     

1bit脉冲超宽带接收机采样抖动性能分析方法简

A novel method based on the Central Limit Theorem (CLT) is proposed to analyze the performance of the 1bit Impulse-Radio Ultra-WideBand(IR-UWB) receiver in the presence of a timing jitter. First, the sampled signal with timing jitter is expressed as a linear function of the sampled signal without jitter and timing jitter through first-order Taylor series expansion. Then by the CLT, the decision variable of the 1bit receiver is considered as Gaussian distributed and the bit error rate (BER) is derived. After that, an upper bound of the averaged BER is also provided based on the distribution of random timing jitter. The given analytical result is the first analytic expression of the BER performance of the 1bit receiver with timing jitter and can be used for the case where the 1bit receiver has a linear interference. Experimental results show that the proposed upper bound agrees with the actual performance of the 1bit receiver very well and can be used for both Gaussian distributed and uniform distributed timing jitter.     

基于FPGA的虚拟FIFO改进设计

为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.     

工程起重机带载变幅时的动态行为研究

目的基于“机构完备动力学计算方法”，构建完备的工程起重机带载变幅的动力学模型．方法吊臂采用柔性多体动力学理论建模，基于虚功原理及液压动力学理论给出了变幅油缸的推力，控制系统采用PI位置控制器，采用状态方程描述整个系统．结果对6种不同带载变幅作业进行了仿真，得到了结构的动态响应。同时可以显示驱动力的动态特性．相比变幅速度，系统的动态响应对变幅启动加速度更为敏感．为了减少变幅过程的振动，设计时应对启动加速度给予更多的注意．结论对6种不同的带载变幅作业进行的仿真结果显示，其作业5最优，可提高起重机变幅时的作业效率．     

一种计算时基失真估计不确定度的新方法

提出一种计算时基失真估计不确定度的新方法,讨论了时基失真估计过程中权值计算,理论推导以及仿真实验表明:只要谐波幅度比较小,多次谐波信号的方差都可以用含有基波方差来代替;给出了一种新的时基失真不确定度的定义以及一种实用的时基失真估计不确定度的计算方法.仿真实验验证了这个近似的估算公式的合理性以及可应用性.抖动方差以及加性噪声方差对时基失真估计的不确定度有一定的影响.     

Analysis model of jitter over PTN with time division multiplexing services

According to the jitter of the time division multiplexing services of the packet transport network, a random packaging mode and a fixed packaging mode are presented. Two math models for single node and the end-to-end serial path are established. The influence of network parameters, such as background traffic, path node number, node throughput and packaging model is studied. Present results indicates that the delay jitter could be reduced by optimizing these parameters which could provide the basis for configuration of the jitter buffer. The model of fixed packaging has a stronger ability to resist jitter than the model of random packaging.     

基于端口哈密顿系统与PI控制原理的异步电动机转速调节

针对功率变换器和异步电动机构成的传动系统,利用能量成形与端口受控哈密顿（PCH）系统理论,研究其速度控制问题。建立了异步电动机的PCH系统模型,并构建了期望的闭环状态误差PCH系统。根据转子磁场定向原理,确定了期望的平衡点,并用Lyapunou稳定性定理分了平衡点的稳定性。利用互联和阻尼配置方法,设计了负载恒定已知和有扰动情况下的速度控制器。负载扰动通过速度误差的比例积分控制来估计。利用电压空间矢量脉宽调制（SVPWM）信号变换控制功率变换器各开关器件的导通占空比,实现异步电动机的速度调节。仿真结果表明,系统具有很好的负载扰动抑制能力和转速跟踪性能。