基于Linux下的OLED显示模块设计

分析了目前显示市场上各种主流显示器件的特性,介绍了OLED显示模块以及S3C2440的结构。针对OLED显示模块中8位数据并行接口占用I/O管脚较多,接口设计繁琐,无法满足系统需求的情况,采用SPI总线接口,进行相应的软件、硬件设计,达到了系统节约接口的要求。在占用资源较少的情况下实现了OLED屏幕的正常显示。     

基于SPCEO61A的SPI通信的实现

SPI总线设备以其接口简单,传输可靠、高效的特点被广泛应用,但是部分单片机或嵌入式系统本身不具有SPI接口,这在一定程度上限制了SPI外部设备的应用.文章提出了一种利用I/O口模拟SPI总线时序进行串行通信的方法,并通过SPCE061A系统与SD卡模块的SPI通信的实现,验证了这种方法的可行性.     

基于SPCE061A和PTR8000的模拟SPI总线通信技术

在凌阳公司的SPCE061A单片机和讯通公司的PTR8000通讯模块组成的无线通讯系统中,由于PTR8000通讯模块只具备SPI通信接口,而SPCE061A单片机不具备SPI接口,为此采用了SPCE061A通用I/O口和软件模拟SPI通信方法,实现了二者之间的通信,从而充分发挥了SPCE061A和PTR8000各自的优势。此方法同样适用于解决其他非SPI接口单片机系统与具备SPI接口外围器件的通讯问题。     

基于DSP的直流电机控制的研究

介绍了直流电机的控制原理和控制方法,提出了基于TMS320C6713DSP设计电机PWM控制系统的方法,设计出了调速系统电路图。通过设置McBSP各管脚的工作方式和状态,将其转换成通用I/O管脚,在DSP的集成开发环境下利用C语言编制中断程序,控制通用I/O管脚产生不同占空比的PWM信号。运行试验表明,系统工作稳定可靠,满足直流电动机的调速要求。     

ETS系列新一代集成电路测试系统

测试IC/PCB/MCM……测试数字电路,混合信号电路…… 25兆赫—100兆赫测试速率 100ps、50ps分辨率 32 I/O管脚——512 I/O管脚 64Mbyte/s超高速接口     

MC33993在键盘控制与LED显示电路中的应用

介绍了一种利用可编程多路开关检测接口芯片MC33993与AT89S52单片微处理器实现多键盘和多位数显示的接口电路设计方法。该电路一改传统并行接口设计中占用I／O资源较多，和键盘控制及数据显示编程烦琐之缺点。由于该键盘显示系统设计是基于可编程多路开关接口芯片MC33993的SPI通信口与单片微处理器AT89S52间的串行通信来实现的，因此在I／O资源紧缺的单片机应用系统中极具参考价值。     

基于PIC12C508的LED显示电路

为了在人机对话中节省单片机I/O口,降低硬件成本,在此借助于2片移位寄存器设计一种新式的LED显示模块.用PIC12C508的三个I/O口模拟数据输出和时钟输出,通过串行动态扫描,即位码和段码交替发送的方式驱动LED.阐述该模块的硬件结构和编程实例.这种方式简单实用,极大地节省了I/O口,且显示效果良好.可广泛应用于各种仪器仪表、智能模块、远程控制系统中,尤其适应于廉价的便携式系统及需要较多LED显示的大型控制系统中.     

基于单片机与CPLD的无线控制系统

介绍一种基于单片机与CPLD结合的传感器网络节点的无线控制系统.节点中单片机对无线命令进行译码,并对外围子模块进行控制,CPLD扩展控制系统的并行I/O端口、SPI串行接口等,从而根据系统需要可扩展无线传感网络节点的外围功能模块.采用单片机与CPLD模块化设计方法,降低了设计成本,方便电路的多次改进,为传感器网络节点在不同场合的应用提供了一种通用的方法.     

GOLDELOX-GFX：微型图形处理器

4D Systems公司推出的GOLDELOX—GFX是低成本、可配置的图形处理器,可与多种流行的LCD和OLED显示器连接。尺寸为6mm×6mm,采用28引脚QFN封装.该器件集成了高级图形和I／O功能,可通过一个可扩展的虚拟引擎（EVE）来控制,外加数字I／O接口、8／10位ADC、定时器,支持操纵杆以及SPI接口。     

基于SPI方式DSP外部E2PROM接口设计

针对在研发过程中经常用到的TMS320VC5402芯片在扩展外部数据存储器时所存在的难题,提出一种基于SPI方式的外部数据存储器扩展方式,介绍TMS320VC5402的多通道缓冲串口工作在SPI高效串行数据接口方式下的基本操作及存储器的SPI模式读写操作,并给出读写操作时序图。该方式的提出,不但节省了TMS320VC5402芯片的I/O口,而且提高了存储速度,简化了硬件电路,提高了系统的可靠性和开发难度,并在实际应用中验证了该方法是可行的。     

液晶显示模块电磁干扰的防护

液晶显示模块是由ITO玻璃、液晶驱动芯片、背光模块与软性印刷电路板所组成,基于这种设计架构,当处理器通过输入/输出传输接口传送大量显示数据至液晶驱动芯片的过程中,会产生相当程度的电磁波,并通过模块上的软性印刷电路板（FPC）发散出来,进而影响电子产品内部的组件效能,因此文中将针对电磁干扰的问题说明一些防护的方法。     

一种3线制半双工SPI接口设计

SPI(serial peripheral interface)总线是由Motorola公司提出的一种4线制同步串行外设总线接口,包括时钟、使能、输入和输出4根引脚,主要用于CPU与各种外围器件以串行方式进行通信。为了进一步减少接口,介绍了在一款用于射频芯片数据/控制接口的3线制SPI接口的电路设计,通过采用半双工工作模式,接口电路在减少一个引脚的情况下实现双向通信。介绍了3线制SPI接口的电路结构及其工作原理。该SPI接口在0.18μm工艺下实现的版图总尺寸约为240μm×460μm,在10 MHz工作频率下的功耗约为2 mW,通过仿真验证,3线制SPI接口功能正确。     

液晶模块的接口扩展

具有串行接口的外围器件使用时可简化系统结构,增加应用的灵活性.而大多数液晶模块一般采用并行数据总线接口,占用主控制器的I/O端口较多.文中以LCM320240ZK液晶模块为例,采用P89LPC932A1单片机对其进行控制,把它扩展成具有UART、I2C、SPI这3种串口的接口方式,从而使液晶器件的应用更加灵活、方便.     

基于TMS320F2812多通道缓冲串口的SPI设计与实现

叙述了SPI协议在DSP芯片上的实现方法。针对TMS320F2812在系统设计中扩展SPI（串行外围设备接口）的要求,论述了用McBSP实现SPI从设备的思路及其具体过程。通过McBSP的MCLKXA、MFSXA、MDXA、MDRA4个引脚实现SPI连接,设置CLKSTP位、CLKXP位和CLKRP位配置SPI工作方式。为提高CPU的效率,发送和接收都采用FIFO方式和中断方式。指出用McBSP实现SPI的设计要点,并给出具体实现C程序。     

Area-efficient multi-channel active matrix micro-LED driver chip design

This study develops the control and driver for active Micro LED panel with chip-level design. The chip includes constant current circuit, digital-to-analog converter, SPI control interface, and active-matrix display control. The design process uses TSMC0.18um HVG2 CMOS technology, to realize 30 channels for micro LED driver. To reduce I/O pins, the input signals feed to the dynamic shift register in serial, and the results are loaded to the digital-to-analog converter (DAC) in parallel. The DAC module consists of R2R network, unity-gain buffer and sample-and-hold circuits. The DAC outputs with constant current for micro LED driving from voltage-to-current conversion. To reduce the number of DAC component, one DAC can share the common circuit to drive RGB LED of one pixel based on the selected current mirror structure. This chip can greatly reduce resistor and switches about 92% and 96% respectively, compared with the conventional R DAC structure. The measurements result with good linear for the current dimming control, which the test digital signals are generated by Verilog codes to estimate the gray current of this chip.

     

无数据地址总线端口的MOTOROLA系列单片机与外部存储器的并行接口技术

本文提出了一种采用简单通用芯片与软件配合实现ＭＯＴＯＲＯＬＡ系列无数据地址总线单片机与外部存储器的并行接口方法，并以ＭＣ６８ＨＣ０５Ｃ８为例，描述了其与外部ＥＰＲＯＭ的连接方式和接口软件程序。     

Enhanced Reduced Pin-Count Test for Full-Scan Design

This paper presents enhanced reduced pin-count test (E-RPCT) for low-cost test. E-RPCT is an extension of traditional RPCT for circuits in which a large number of digital IC pins is multiplexed for scan. The basic concept of E-RPCT is to provide access to the internal scan chains via an IEEE 1149.1 compatible boundary-scan architecture, instead of direct access via the IC pins. The boundary-scan chain performs serial/parallel conversion of test data. E-RPCT also provides I/O wrap to test non-contacted pins. The paper presents E-RPCT for full-scan design, as well as for full-scan core-based design.     

A novel switchable pin method for regulating power in chip-multiprocessor

Transistor scaling has allowed a large number of circuits to be integrated into integrated circuit (IC) chips implemented in nanometer CMOS technology nodes. However, dark silicon which signifies for under-utilized circuitry will become dominant in future chips due to limited thermal design power (TDP). Furthermore, large voltage loss due to complex routing and placement will also degrade the performance of ICs. In addition, effectively managing power dissipation in a packaged chip is one of the major issues of IC design. Previous work done by our group mainly focused on RCL simulation and elementary IC simulation, this work not only builds on power delivery network (PDN), but also designs switchable pin working for two cores at the layout level. The essence of our idea is to supply power to the chip using traditional I/O pads. In order to balance power supply and I/O bandwidth, we set several groups of parallel switchable pins between the core and memory such that I/O pads can dynamically switch between two modes which are data transmission and power supply. To remove the risk that large current going through I/O pad breaks down the pad frame, we redesigned traditional I/O pad to operate in bi-direction. Using TSMC CMOS 180 nm process for the design and simulation, our test results show that the proposed switchable pin can well compensate voltage loss in chip multiprocessor, and transfer time of two modes is very short. For data transmission, we perform a sensitivity study to explore the impact brought by switchable pins. Our simulation results demonstrate that performance degradation is in acceptable range when the switchable pins are added to the chip-multiprocessor.     

基于MSP430F12x2的SPI进行大容量数据存储器扩展

由于常规扩展单片机外部数据存储器需要大量的地址总线和数据总线引脚,因而其访问外部数据存储器容量受单片机引脚数量的极大限制。为了解决这一瓶颈,介绍了一种利用单片机MSP430F12x2的SPI与串行FLASH存储器AT45DB081的接口,实现大容量数据存储器扩展的设计方案。该方案的创新在于充分利用了SPI的功能,在占用少量单片机引脚的情况下,实现了大容量数据存储器的扩展。