基于特高频传感器的局部放电信号并行采集系统设计

针对传统局部放电信号采集系统采样率低、采样率不可灵活配置导致局部放电脉冲信号时域波形特征提取误差较大的问题,设计了一种用于特高频传感器的局部放电信号并行采集系统.系统以Xilinx 7系列FPGA为主控芯片、四片最高采样率为250 MHz的ADC芯片通过分时交替并行采样技术实现最高1 GHz的采样率.系统在特高频传感器的基础上,主要分析并校正了由分时交替并行采样技术引入的偏置失配误差、增益失配误差和时延失配误差.仿真及实验结果表明,该系统能够采集到高精度的局部放电信号包络,并且在100 MHz带宽范围内无杂散动态范围(SFDR)提高到35 dB.     

基于锁相环的高速示波器等效采样系统设计

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。     

基于4通道时间交织的FPGA高速采样系统

时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明,该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 d B,可以应用于采样失配修正方法的验证与评估。     

基于时钟树机制的超高速数字锁相放大系统

在超高速数字锁相系统中,虽然可以采用时间交替并行模数转换（Analog-to-digital converter, ADC）结构解决采样速率和采样精度的矛盾,但系统极易受各通道采样时钟抖动的影响。在分析采样时钟抖动与采样有效位数及动态范围关系的基础上,设计了一种基于时钟树机制的并联ADC交替采样结构的超高速数字锁相放大系统。实验结果表明,在相同的测试条件下,该系统比国外主流厂商的商用锁相放大器信噪比提高了约17.5 dB。     

时钟分配芯片在高速并行数据采集中的应用

目前单片ADC很难同时实现高速和高精度采样,而多片ADC交替采样是提高系统采样率的一种有效方式。假设单片ADC的采样率为f,利用M片ADC进行并行采样,理论上可以把采样率提高到f.M。其中,采样时钟控制是多片ADC并行采样的关键技术之一。本文通过时钟分配芯片AD9510控制采样时钟,采用ADI公司的4片ADC芯片AD9481把实时采样率提高到单片采样率的4倍,即1GHz。     

电晕电流信号高速数据采集技术

高压环境下的电晕电流信号具有复杂的脉冲特性,为了获得精确完整的电晕电流信号,提出了一种多通道并行数据采集技术.通过对多通道并行采样技术的理论分析与仿真,研究了通道偏置误差、增益失配误差、时钟相位误差变化对并行采样的影响.结果表明信号经过通道失配误差校正后,所得信号波形和频谱与标准信号基本一致,可以满足系统工程设计要求.     

开放式电阻抗成像中数字相敏检波器设计

开放式电阻抗成像技术对测量系统的精度要求很高,为此研制了基于FPGA的数字相敏检波器(DPSD)以用于电阻抗成像的数据测量。通过分析DPSD的信号采集与计算原理,给出了关键参数的计算,基于DDS技术的ADC时钟设计方法。同时设计了高速多通道ADC转换电路,低抖动性能的ADC时钟电路、FPGA实现实时数字相敏检波的计算方法,提高了系统的信噪比。经实验测试表明,在1KHz~1MHz正弦信号注入频率的条件下,系统的信噪比最高可达104dB,精度高,稳定度好。     

一种宽带高性能TIADC时钟发生器

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.     

基于FPGA的多通道数字示波器设计

该数字示波器以SEP4020芯片和FPGA芯片为控制核心,利用高精度转换芯片ADS8322和高速八选一模拟开关74HC4051进行数据的采集和通道的切换,基于等效采集原理可实现对10Hz-10MHz的周期信号进行采集和显示,实时采样速率≤1MSa/s,等效采样速率≥200MSa/s。     

基于FPGA的多通道并行高速采样研究

数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制,高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术,通过在时域上多通道并行交替采样,使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验,结果验证了该方法的正确性。