一种新型的全数字处理时基校正器／帧同步器

时基校正器和帧问步器是在电视节日制作和播出系统中比较常用的设备，被日来校正磁带录像机输出的含有时基误差的电视信号和把与电视系统的基准同步信号（通常由主同步信号发生器产生）不同步的输入信号重新同步和定时。本文将根据实际工作中得出的经验，结合介绍一种性能价格比较高的时基校正器／帧同步器（由金石往视公司推出的VS12时基校正器／帧同步器），对时基校正器／帧同步器的工作原理、最新技术发展动向进行介绍。1时基校正器／帧同步器的工作原理由于在电路结构卜有许多月M的部分，现在市场上这类设备通常都称为时基校正器／帧…     

帧同步技术在电视播出中的应用

在电视播控系统中,如果系统外来的视频信号源与系统内的视频信号源各自的同步信号时间基准不同,必然使系统内、外视频信号源的频率与相位不同步,而对于两路不同步的视频信号源进行切换时,其输出的视频信号会引起彩色失真、图像翻滚、甚至丢失图像.因此,在切换台输入端视频外来信号时,都需保证本台视频信号中的同步与外来的同步一致,也就是用于校正视频信号中的行、场同步信号的时基误差.目前,有三种解决方法:台从锁相法和台主锁相、帧同步器法.本文首先阐述了台从锁相法和台主锁相法的工作原理,其次论述了帧同步机的作用、工作原理及在电视播出中的应用.     

高速SDH帧同步系统性能与同步码组选择

介绍了高速 SDH系统中的帧同步器的设计 ,分析了影响帧同步器性能的参数选择。在分析的基础上 ,以 STM- 4为例选择帧同步器参数和帧同步码组 ,实现了一种应用于高速SDH系统的并行帧同步器的设计。     

SDH系统帧同步的研究与ASIC实现

介绍了SDH系统中的帧同步器的设计思想,依据ITU-T关于SDH技术体制的建议,分析并计算了STM-1帧同步器的几个重要参数,选择了合适的帧同步码组.并在此基础上,采用ASIC设计方法设计实现了用于SDH系统的STM-1的并行帧同步器,并进行了仿真模拟.     

自适应帧同步器的设计与实现

针对传统D触发器帧同步方案可靠性的缺陷,通过在同步检测模块中应用容差技术、在保护电路中采样自适应技术,提出一种自适应快速搜捕帧同步器设计方案,该方案可根据误码率的大小自动调节帧同步器内保护参数,使确定同步、失步时间均缩短一个帧周期,搜捕时间也缩短了一个帧周期.     

一种新颖的自适应帧同步器方案设计

在分析并讨论现有几种帧同步检出技术的基础上,提出了一种新颖的自适应帧同步器方案,并进行了参数设计。自适应帧同步器可以在不同的工作环境中保持最佳工作状态,因此是一种较为理想的帧同步器。     

关于美国Tiros气象卫星系统帧同步器设计方案的分析

本文对美国Tiros气象卫星接收系统的帧同步器对帧同步码的检测方法,进行了较详细的分析。该接收系统的HRPT帧同步器设计方案有许多独特之处,特别是对采用长帧同步码组的情况,提供了一种很好的检测方法。     

简单数据链路协议(SDL)及其帧同步技术

简单数据链路协议 (SDL)作为一种新型的IPoverFiber技术 ,其简单性和低开销更能适应高速传输链路的要求 ;介绍了SDL协议中的帧同步方案 ,提出了一种多个帧捕获器共用一个CRC校验的帧同步器实现。     

泰克14l1信号发生器台从锁相的应用

泰克１４ｌ１信号发生器台从锁相的应用王又辛，宋建设地方电视台在播出本台节目时，常常需要转播外信号源节目（如中央台及转播车节目等）。由于本台的同步与外来信号不同步，在视频开关切换时，造成图像信号翻滚。解决这一问题的方法有两种：一是用帧同步器，将外来视频...     

卷积-RS级联译码器并行帧同步算法及实现

针对卷积-RS码级联译码器中的帧同步问题,提出了一种高速并行结构.该结构采用符号域同步算法替代传统的比特域同步算法,克服了传统级联译码器中帧同步器的速率瓶颈.该算法使用多路并行相关,再由状态机根据各路相关结果进行同步判断.设计中同时考虑了帧头容错和抗滑码功能.在Stratix Ⅱ FPGA上,该帧同步器结构的实现可以达到1.2 Gbit/s以上的数据处理速率.     

高速数字传输中的帧同步提取分析

本文讨论具有帧结构的高速数字流的帧同步提取技术。从帧同步器方案的最佳参数设计出发,以误码性能为主要目标,本文较系统地提出了一套有关帧同步过程的基本概念和分析方法,并导出在各种情况下的统计关系及重要结论。本文还以美国陆地卫星TM数据流为例,特别阐述了复帧结构情况下的帧同步提取及其最佳参数设计。     

数字电视技术基础知识（一）：一,模拟信号的数字化

目前在电视广播部门里,一些采用数字技术的数字电视设备已经越来越多的投入了使用。例如VTR的时基校正器(TBC),可实现多路同步的帧同步器(FS),实现电视制式双向转换的数字制式转换器(DSC)。数字特殊效果装置(DVE)、数字静止图象存储装置(ESS)、数字噪声抑制器(DNR)等。这种数字化的趋势还会持续下去。今后将会陆续出现     

MIMO-OFDM系统同步器的硬件结构设计

由于在MIMO-OFDM系统中有多个发射和接收天线,并且每个接收天线都能接收到所有发射天线的信号,当各个收发天线之问的子信道延迟不同时,在每个接收天线端的帧同步检测就会受到其他天线发射同步信号的干扰。为了解决这个问题,我们提出了一种MIMO-OFDM系统的帧同步的设计方法及相应同步器的硬件结构设计。该同步单元可以实现时域和频域的同步,其中时域的同步是通过一组ZCZ码的匹配滤波器实现的,而频域的同步是通过同步帧的训练符号实现的。并且在Altera＇s公司的FPGA开发板上实现了同步器的硬件设计。     

基于FPGA的视频帧同步机的设计

描述了一种可以支持实时数据流处理的帧同步方法.该方法用SDRAM做帧存储器,存放一帧视频数据,用FPGA实现数字视频解串、串化、帧同步逻辑控制以及SDRAM控制器等功能,用同步器连接异步模块的方法解决异步时钟域信号传输问题.该设计方法可完成标清数字视频的帧同步功能.     

高分辨率卫星图象数据传输系统中帧同步器的设计

本文介绍TIROS卫星高分辨率图象数据传输系统中帧同步器的设计方案。该设计方案实现了并行相关数字处理的技术;通过窗电路对并行相关数字处理实施片选控制,提高了并行相关检出帧信号的抗干扰能力,对超帧长数据的帧结构进行了分析,并实现了对相关检出的帧同步信号实行了前、后方保护;解决了由于传输中数据类型变化而要求帧长度变化的的自动判别和转换的方法。     

首次火星探测任务遥测帧同步参数设计

针对深空探测任务的遥测帧同步问题,结合深空测控设备帧同步器实际参数结构,推导了平均正确入锁时间解析式。根据深空任务重要阶段中器地通信时长短的特殊需求,提出了采用数据有效处理时间占比的数据有效率定义和计算方法,用于计算帧同步器在不同链路通信时长下的综合性能。分析了平均正确入锁时间和数据有效率两项指标的特点和不足,提出通过设定数据有效率阈值再由平均正确入锁时间选优的参数设计方法。最后,根据首次火星探测“天问一号”任务链路条件,给出了最佳帧同步参数,结果表明参数在我国深空站应用效果良好,方法有效。     

高速大容量FIFO的设计

为了解决标清数字视频的帧同步器中的帧缓冲器设计问题,文中描述了一种可以支持实时数据流处理的高速大容量FIFO设计方法.该方法用SDRAM做为存储体,用FPGA设计双口SDRAM状态机控制SDRAM工作,并在FPGA内部实现数据接口同步,对数据流进行流水线式处理,完成数据的无缝缓冲,保证输入输出数据流的连续性.通过下载调试,该FIFO设计方法可用做视频帧同步器中的帧缓冲器.     

DFS-1751帧同步器电路说明（一）

英国宽泰（QUANTEL）公司的DFS-1751是一个密集、轻便、高性能的数字帧存储同步器。它可以接受625／50pAL黑白或pAL彩色视频输入，并能与给定的基准信号同步。图1示出了帧同步器的功能方框图。     

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

帧同步器的EPLD设计与实现

研究了用可编程逻辑器件（ELPD）实现数字通信系统中的帧同步单元，给出了帧同步器的原理图、主要组成部分的VHDL描述文本以及计算机模拟的方法。