基于遗传算法的布局问题求解

布局问题是VLSI布图设计中的重要问题，传统的方法很难得到满意的解答。针对该问题，文中提出了一个基于遗传算法的求解方法，并将它应用到VLSI门阵列模式布局设计中，构造了一个较完备的综合布局目标函数，引入并定义了通道拥挤度。实验结果表明，所提出的方法能在较短的时间内提供优化解，为VLSI布局设计提供了一种新的思路。     

遗传布局算法

VLSI门阵列模式布局是一类NP完全问题,传统的分析、研究方法和求解策略不能提供优化布局.文中将遗传算法应用于门阵列模式布局,提出了遗传布局算法,设计了相应的选择函数、交叉算子和变异算子,使布局的构形更趋合理.模拟结果表明,应用遗传布局算法能在较短的时间内提供优化解,为解决大规模、复杂的布局问题提供了广阔的前景.     

遗传布局算法

VLSI门阵列模式布局是一类NP完全问题，传统的分析、研究方法和求解策略不能提供优化布局。文中将遗传算法应用于门阵列模式布局，提出了遗传布局算法，设计了相应的选择函数、交叉算子和变异算子，使布局的构形更趋合理。模拟结果表明，应用遗传布局算法能在较短的时间内提供优化解，为解决大规模、复杂的布局问题提供了广阔的前景。     

一种以模糊数学为基础的布局方法

本文从布局问题相关联的二次分配问题的连接矩阵出发,应用模糊集合论推出了一个具有自反性、对称性和最大积传递性的模糊相似关系.根据这个模糊相似关系和经过修改的模糊c-划分聚类分析方法,本文提出了一种新的自动布局算法.实验结果表明,这个算法优于许多常用的布局方法,而且这个算法具有快速、灵活的特点,所以适用于VLSI设计.     

基于遗传算法的最优布局问题求解

二维不规则形状物体的自动最优布局问题是一个在许多生产实践如VLSI制造、造船、金属切割和纺织等中有关键应用的重要问题，也是一个计算机科学和运筹学中的基本问题，使使用传统的方法很到满意解答，针对该问题，提出了一个基于遗传算法的求解方法，并将它应用到服装计算机辅助设计中去，给出了此问题的形式化描述，并将问题归约为一种关于多边形运动规划的筹价形式，根据问题的特性设计了算法的3个重要算子，在解的解码和评价过程中则充分利用了已有的关于多边形运动规划的最优算法，实验结果表明所提出的方法能较好地解决最优布局问题。     

一种改进的VLSI电路有效布局算法

采用重心矩形约束[1]进行VLSI布局会出现以下问题：(1)布局边界的浪费,出现不可利用的小区域;(2)放置模块时可能会出现模块放置在实际有效区域内却因为重心约束成为非法放置。为了解决该问题,本文提出了一种改进文献[1]的VLSI布局启发式算法：通过设计模块的优先顺序进行合理布局,并辅助于边界矩形来解决重心矩形约束出现的问题;对模块布局放置的多个可能位置进行比较,并将其放置在优先度最高的适当区域。用Banchmark（ami33,ami49）和文献[1]的数据进行测试,结果表明新算法：（1）算法简洁高效,运行时间短;（2）布局结果明显好于文献[1]。     

面向BBL布局的遗传算法研究

BBL布局问题是VLSI物理设计中的一个重要问题，其质量的好坏直接影响物理设计的其它阶段。本文基于角模块序列（CBL）的布图结构表示方法．采用遗传算法进行求解，实验结果表明，遗传算法在求解该问题上是有效的。     

VLSI平面布图规划中模拟退火算法的加速策略

布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。     

VLSI标准单元布局问题的增强型混合遗传模拟退火算法

提出有效处理百万个VLSI标准单元布局问题的混合遗传模拟退火算法.首先采用小规模种群、动态更新种群和交叉局部化策略,并协调全局与局部搜索,使遗传算法可处理超大规模标准单元布局问题.然后为进一步提高算法进化效率和布局结果质量,将爬山和模拟退火方法引入遗传算法框架及其算子内部流程,设计高效的线网-循环交叉算子和局部搜索算法.标准单元阵列布局侧重使用爬山法,非阵列布局侧重使用模拟退火方法.Peko suite3、Peko suite4和ISPD04标准测试电路的实验结果表明,该算法可在合理运行时间内有效提高布局结果质量.     

面向电子工程CAD的布局系统

本文介绍面向LSI和VLSI元件的PCB布局系统新设计。试用表明,这样设计布局系统,十分有效。     

互连驱动的基于最小自由度优先原则的布局算法

在超大规模集成电路的布局问题中，布局模块间的互连特性变得日益重要。基于最小自由度优先的算法是一种有效的确定性布局算法，能够快速有效地解决布局问题。修改了原算法中局部互连的自由度，使用了更精确的模型，提出了一种全局互连的自由度，防止布局结果落入极小值区域，进一步改善了互连特性。实验结果证明，该方法在得到较好面积利用率的同时改善了互连的效果。     

Congestion estimation for hexagonal routing

Interconnect planning is an important issue in VLSI designs. Routing congestion is an important problem during placement. This paper presents a novel approach to estimating the routing congestion on the hexagonal model with bounded-length detours. It is the first probabilistic estimation work on hexagonal topologies. A combinatorial estimation algorithm is presented. The experimental results demonstrate the effectiveness of the method.     

A parallel algorithm for tiling problems

A parallel algorithm for tiling with polyominoes is presented. The tiling problem is to pack polyominoes in a finite checkerboard. The algorithm using lxmxn processing elements requires O(1) time, where l is the number of different kinds of polyominoes on an mxn checkerboard. The algorithm can be used for placement of components or cells in a very large-scale integrated circuit (VLSI) chip, designing and compacting printed circuit boards, and solving a variety of two- or three-dimensional packing problems.     

DrPlace:基于深度学习的可布线性驱动布局算法

在集成电路物理设计的布局阶段,针对基于深度学习的布局算法结果可布线性较差的问题,在开源的DREAMPlace算法的基础上提出并实现了一种基于深度学习的可布线性驱动布局算法DrPlace.算法模型在总体上设计并实现了布局器的整体框架,集成了基于深度学习的可布线性驱动总体布局、可布线性驱动的合法化和详细布局.总体布局过程中,在目标函数中加入了引脚密度函数,并实现了基于GPU的引脚密度的关键内核.在ISPD2011和DAC 2012布局实例上的实验结果表明,该算法与DREAMPlace相比在可布线性上获得了提升,且在运行时间、线长和可布线性方面均优于传统的可布线性驱动布局算法.     

Deterministic VLSI block placement algorithm using Less Flexibility First principle

In this paper,a simple while effective deterministic algorithm for solving the VLSI block placement problem is proposed considering the packing area and interconnect wiring simultaneously.The algorithm is based on a principle inspired by observations of ancient professionals in solving their similar problems.Using the so-called Less Flexibility First principle,it is tried to pack blocks with the least packing flexibility on its shape and interconnect requirement to the empty space with the least packing flexibility in a greedy manner.Experimental results demonstrate that the algorithm,though simple,is quite effective in solving the problem.The same philosophy could also be used in designing efficient heuristics for other hard problems,such as placement with preplaced modules,placement with L/T shape modules,etc.     

A PSO-based intelligent decision algorithm for VLSI floorplanning

Floorplanning is an important issue in the very large-scale integrated (VLSI) circuit design automation as it determines the performance, size, yield and reliability of VLSI chips. This paper proposes a novel intelligent decision algorithm based on the particle swarm optimization (PSO) technique to obtain a feasible floorplanning in VLSI circuit physical placement. The PSO was applied with integer coding based on module number and a new recommended value of acceleration coefficients for optimal placement solution. Inspired by the physics of genetic algorithm (GA), the principles of mutation and crossover operator in GA are incorporated into the proposed PSO algorithm to make this algorithm to break away from local optima and achieve a better diversity. Experiments employing MCNC and GSRC benchmarks show that the proposed algorithm is effective. The proposed algorithm can avoid local minimum and performs well in convergence. The experimental results of the proposed method in this paper can also greatly help floorplanning decision making in VLSI circuit design automation.     

求解带有预放置矩形块的布局问题的启发式算法*

在超大规模集成电路设计中,一些特别重要的部件,如RAM、ROM、CPU等经常被优先放置,而其他元件则被两两互不重叠地放置在芯片的剩余区域.这类问题能被形式化为带有预放置矩形块的布局问题.基于占角和最大穴度优先的放置策略,为该问题的快速求解提供了一种高效的启发式算法.算法的高效性通过应用于标准电路MCNC得到了验证.     

基于蚁群优化算法的单通道冗余VLSI阵列重构

通过冗余修复方法来解决超大规模集成电路(VLSI)制造过程中因缺陷而造成的成品率低的问题。根据物理阵列中缺陷单元的分布情况,构造相应的矛盾图模型,将阵列的重构问题转化为用蚁群优化算法求解矛盾图的最大独立集问题,使得所求独立集的顶点个数恰为缺陷单元的个数。实验表明,与标准遗传算法和神经网络算法相比,用蚁群优化算法来求解单通道冗余VLSI阵列重构问题是简单有效的。     

Simulated evolution for timing and low power VLSI standard cell placement

This paper presents a Fuzzy Simulated Evolution algorithm for VLSI standard cell placement with the objective of minimizing power, delay and area. For this hard multiobjective combinatorial optimization problem, no known exact and efficient algorithms exist that guarantee finding a solution of specific or desirable quality. Approximation iterative heuristics such as Simulated Evolution are best suited to perform an intelligent search of the solution space. Due to the imprecise nature of design information at the placement stage the various objectives and constraints are expressed in the fuzzy domain. The search is made to evolve toward a vector of fuzzy goals. Variants of the algorithm which include adaptive bias and biasless simulated evolution are proposed and experimental results are presented. Comparison with genetic algorithm is discussed.