从芯片测试和板测试方法综合MCM测试策略

本文综述了功能潮试和BIST等芯片测试实践及其与MCM测试的关联,并分析了上述技术运用于MCM测试的不足。文章还总结了在线测试和边界扫描等板测试策略,并讨论了板测试技术运用于MCM测试的可取之处。文中分类并比较了各种测试策略,介绍了合适的MCM测试设备,随后举例说明了芯片测试、板测试以及混合测试等MCM测试策略。     

多芯片组件测试原理及可测性设计

追求高性能。高集成度的产品往往采用多芯片组件技术,但是这项技术仍面临着许多难以解决的问题。只有解决了这些问题,才能得以广泛应用。这些问题中最棘手的是MCM(多芯片组件)良品率难以令人接受,也达不到质量要求。借助于提出的大量MCM测试方案,这一问题可大大消除。这些方案有:在组件组装前保证待组装裸(未封裳)基片的质量;确保已装组件的结构完整,性能优良;能隔离有缺陷的元器件,并进行修复。 本文阐述了当今MCM测试中存在的问题,并提出了适用于裸基片以及已组装MCM的相应的测试原理和可测试性设计方案。     

基于边界扫描技术实现电路板全面测试

板级边界扫描测试技术，也就是IEEE-1149.1标准在电子行业得到了广泛的认可。对于一个特定的电路设计项 目，为了实现最高的测试覆盖率和最优的测试性能，详尽的可测试性分析是不可或缺的。边界扫描的可测试性设计不仅 仅是选择支持JTAG扫描链的芯片及设定芯片特定引脚这么简单，还需要关注边界扫描芯片周围的逻辑器件或存储器的簇 测试。本文描述了边界扫描进行电路板测试的常用测试项并提出利用边界扫描技术提高测试覆盖率的一些方法。     

芯片系统对测试提出新的挑战：芯片系统需要新的测试技术和新的测试开发方

芯片系统是近几年提出的。一种新出现,必然要有新的测试技术跟上。本文就芯片测试问题提出了一些看法。     

装备测试性设计与诊断策略优化技术研究

随着装备功能和结构复杂程度的增加,带来测试诊断困难和测试成本增加等问题。为解决这些问题,从测试诊断策略优化、测试项目优化和测试资源调度3个方面进行了分析研究,尤其对测试诊断策略优化这一核心技术进行了详细分析,对目前常用的算法和设计方法进行了分析比较,最后对测试诊断策略优化技术进行了展望。     

边界扫描测试系统的以太网接口设计

将边界扫描测试技术应用于远程测试,可实现仪器设备的远程测试与故障诊断。研制了一种边界扫描测试系统的以太网接口设计方案,采用C8051F021单片机可编程外部存储器接口与网络接口芯片RTL8019实现总线连接,提高了RTL8019的访问速度,设计了网络接口电路和硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台。通过测试验证,测试结果表明,该以太网接口可以很好地完成网络数据通信,使测试系统具有远程测试功能,提高了边界扫描测试技术的应用价值。     

功耗约束下的3D多核芯片芯核级测试调度算法

三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销。将传统的二维芯片的绑定前和绑定后测试调度方法运用于三维堆叠集成电路的测试调度会导致测试应用时间的延长。我们分别针对未堆叠的集成电路和N(N≥2)层芯片堆叠的3D-SICs,提出了一种功耗约束下的测试调度优化算法。在ITC’02基准电路的实验结果表明,算法在功耗约束下,测试应用时间和测试数据寄存器个数分别减少多达33.8%和28.6%,证明算法能有效地权衡测试应用时间和硬件开销。     

基于ATE的MCU芯片并行测试技术研究

讨论了MCU芯片测试需求及难点,针对测试过程中可能会遇到的接口板通用性和信号完整性问题给出解决方案。以FPGA为主控器件设计继电器矩阵控制电路,并通过阻抗匹配和等延时设计使多通道信号达到可靠性要求。解决了测试系统接口板的单一性、专用性问题,缩短了开发周期。通过自动测试系统验证,MCU芯片并行测试实验中功能匹配测试、频率测试和参数测试可独立使用测试资源,实现了完全并行测试,与传统串行测试方法相比节约了测试时间,提高了芯片测试效率。     

芯片系统对测试提出新的挑战——芯片系统需要新的测试技术和新的测试开发方法

芯片系统是近几年提出的。一种新技术出现,必然要有新的测试技术跟上。本文就芯片测试问题提出了一些看法。     

基于SRAM型FPGA测试技术的研究

随着FPGA集成度和复杂性的增加,测试显得尤为重要.为了保证数字系统工作的稳定性,首先就要保证FPGA芯片的可靠性.从SRAM型FPGA的内部构造入手,对测试生成和测试故障模型关键技术进行了探讨和研究,解决了测试的故障覆盖率和测试速度之间的矛盾;并搭建了软硬件协同测试平台对测试理论进行了验证,该系统为FPGA芯片的稳定...     

业界精确度较高的示波器DPO／DSA 70000D系列揭秘

定制的多芯片模块（MCM）确保高速信号被采样前永远不会接触PCB随着技术进步以摩尔定律的速度快速发展,测试测量任务变得越来越困难。高性能应用,特别是要求芯片检定、串行数据一致性测试、光学调制分析、双倍数据速率（DDR）存储器和宽带RF检验的应用,需要以前不能实现的测试测量功能,     

智能交流接触器专用芯片系统的测试

介绍了一种自主开发的智能交流接触器专用芯片系统的测试情况。简单描述了智能交流接触器控制原理以及专用芯片的基本框架和应用系统,重点介绍了专用芯片的测试流程和相应流程的测试软件,并对整个系统进行了产品节能降耗性能测试。对CJ20-400接触器采用智能交流接触器专用芯片系统控制进行了全面的测试研究。     

基于VXI的武器测试系统基本型设计

将VXI总线技术运用于武器测试系统能够显著提高系统的测试精度和速度,改善测试性能。在对VXI总线特点分析的基础上,介绍了基于VXI的武器测试系统基本型的总体设计思路和原则,并阐述了该系统的软硬件设计和工作原理。该系统测试精度高、可靠性好,对于其他自动测试系统的组建亦具有很好的借鉴作用。     

SoC芯片内嵌模数转换器的验证测试

如何对系统芯片(SoC)中内嵌的模数转换器进行验证测试,是集成电路测试技术研究的重点和难点之一.对一款应用于有线数字电视传输中信道解调解码芯片中内嵌模数转换器的测试方法进行了研究,在分析芯片功能和引脚的基础上,列出了具体的测试夹具开发方案和电路引线图,针对内嵌式ADC的特点,给出了测试向量中测试矢量的时序关系,根据时序...     

基于EtherCAT的液晶驱动测试数字化管理技术

液晶屏显示驱动芯片测试环节贯穿在显示驱动芯片的设计、制造与应用的全过程中,是保证芯片品质的重要手段。由于测试系统需要匹配的驱动芯片型号较多,单个型号芯片的测试项以及测试信号数量巨大,若使用人工记录的方式,则测试效率低下,管理成本高昂。有必要针对整个测试系统开发数字化管理技术,利用该技术可以将系统中所有的设备、人员、数据进行数字化管理。为实现数据交换的实时性和高效性,系统采用了工业以太网 EtherCAT技术,实现服务器与设备客户端的紧密工作。经验证表明,通过使用这些技术,能够提高记录测试历史数据的方便性、快捷性、提高系统可扩展性,使得系统只需添加设备客户端或给客户端添加硬件模块并升级系统软件,便可方便的完成系统升级。     

软件回归测试中测试策略的改进方法

电力信息系统规模庞大,有许多业务应用软件系统需要自行开发和测试,回归测试是保证软件质量的重要手段。文章阐述了测试策略在回归测试中的重要性,并针对再测试修改部分的测试策略做了改进。在一次回归测试中采用该策略形成的测试用例套件尽可能小,但又最大范围地覆盖修改影响到的错误空间,因此对电力行业软件系统的开发工作有一定的借鉴意义。     

面向自主芯片频率扫描实速测试的扫描链分析

随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。     

安捷伦出席“TD-SCDMA终端测试论坛”强大测试平台赢得一致好评

近日,由信息产业部电信研究院泰尔网、中国泰尔实验室联合安捷伦科技（NYSE：A）共同举办的“TD-SCDMA终端测试论坛”日前在北京举行。此次论坛以“展示TD芯片研制成果,推动TD终端测试技术发展”为主题对TD-SCDMA终端测试现状与发展进行了广泛的探讨,旨在推动TD-SCDMA产业链各环节互动交流,全方位促进TD终端技术的进一步发展。安捷伦科技和各电信运营商、TD-SCDMA手机厂商、TD-SCDMA芯片厂商,以及通信测试认证领域权威专家出席了此次论坛。     

毫米波矢量调制器芯片的设计和测试

矢量调制器芯片作为一种可以直接对载波同时进行幅度和相位调制的新型电路,是目前毫米波通信和雷达系统中的一个研究热点。本文首先利用Agilent ADS软件仿真设计了一款工作在Ka波段的毫米波矢量调制器芯片,并基于先进的GaAs pHEMT工艺线流片成功。同时完整的提出了矢量调制器芯片的测试系统和测试流程,利用Agilent的四款仪器设备搭建了一个芯片测试平台,实际测量结果显示,测试系统稳定可靠,该款芯片的各项指标均达到国际先进水平。     

基于SOC测试的IEEE P1500标准

集成电路深亚微米工艺技术和设计技术的迅速发展使得系统芯片SOC的应用越来越广泛,而随着S0c规模的不断扩大,测试问题日益成为制约其技术发展的"瓶颈",其解决的关键是嵌入式核测试的复用.本文介绍了国际上正在制订的嵌入式核测试标准IEEE P1500,该标准旨在规范核测试接口,提高SOC级测试集成的效率.文中给出了嵌入式核测试的体系结构、P1500的主要组成部分--Wrapper结构和核测试语言CTL,以及该标准与其他协议的比较.