一种40次倍频器的设计

设计了一种以阶跃恢复二极管作为核心元件的高次倍频电路.对倍频电路原理进行了分析,并对成品电路进行了测试.测试结果表明,相位噪声比理论值恶化了2dBc.使用1级阶跃倍频电路实现40次倍频,电路结构简单可靠.电路具有低附加相位噪声、低杂散、体积小等优点,可广泛应用于通信、雷达、频率合成和测量等领域.     

一种基于倍频技术的低相噪X波段频率源设计

为得到低相噪的X波段微波信号,运用微波倍频技术的原理设计了一种频率源。分别针对双极晶体管和场效应管倍频电路进行了具体分析和工程调试。最终完成的频率源实现了低相噪性能,相噪指标为-87 dBc@100 Hz,-102 dBc@1 kHz,-110 dBc@10 kHz。测试结果表明倍频电路除损失理论上的相位噪声外,基本不附加噪声。     

低相位噪声毫米波平面振荡器研究

设计了一种低相位噪声毫米波平面振荡器电路,采用在振荡器谐振端嵌入缺陷接地结构(DGS)方法来改善振荡器的相位噪声;同时在振荡器混合集成中采用了芯片倒扣技术减小寄生效应.分析并比较了嵌入和未嵌入DGS结构两种振荡器电路的性能.测试结果表明,嵌入DGS结构的振荡器相位噪声比未嵌入的降低了5 dB～7 dB.     

几种二倍频噐的相位噪声

以往对放大噐和倍频噐相位噪声的研究表明,有一种称为“P—N 结相位噪声的闪烁效应规律”。使用低噪声晶体管的倍频器与此规律有矛盾。将有特基二极管倍频噐和电子管倍频噐与 P—N 结噐件作了比较。由于电子管倍频噐的相位噪声不因负反馈而变化,这表明电子管本身的相位噪声可能远比观察到的要小。晶本管倍频噐的相位噪声随负反馈量的增加而逐渐减小到一个下限,即使再增加负反馈量,噪声将保持恒定。对所有倍频噐在2Hz～5KHz 内的相位噪声进行了测量,并将测量结果外推到1Hz。研究过程中,研制了一低闪烁噪声低漂移的前置直流放大噐。     

200MHz甚高频低相位噪声时钟信号发生电路的设计与实现

高频、低相噪的时钟信号在电子系统中处于“心脏”的地位,而现代电子技术的发展对时钟信号的工作频率和相位噪声提出了更高的要求。对比研究了两种低噪声倍频方法(直接倍频以及混频方式)的噪声特性,建立了相位噪声模型,提出了 相位噪声的抑制方法,并分别设计电路进行对比验证。实验结果表明,两种电路的相位噪声指标均接近理论值,其中通过降低混频参考与本振的相关性,混频方式可改善输出的相位噪声,与理论分析一致。     

微波倍频电路的设计

论述微波倍频器的基本设计原理及一种S波段三倍频电路的设计方法.实验结果表明,用这种方法设计的倍频电路,除损失理论上的相位噪声外,几乎不附加噪声,同时倍频效率也比较高.因此,在研制低相噪频率综合器时,采用这种倍频器是非常有用的.     

基于超谐波注入锁定的低相噪QVCO的设计

对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信号.通过对相位误差公式的推导,提出了降低相位误差的方法,由于该电路在共模点采用二倍频取样,抑制了尾电流的闪烁噪声,降低了相位噪声.电路基于TSMC 0.18 μm互补金属氧化物半导体(CMOS)工艺实现,测试结果表明,当谐振频率从4.5 GHz调谐到4.9 GHz时,在电源电压为1.8V时,电路消耗功率为13 mW,1 MHz频偏处的单边带(SSB)相位噪声为-129.95 dBc/Hz,与传统的QVCO相比,噪声性能得到了改善.     

低相噪毫米波源的研制

介绍了一种毫米波低相噪源的设计方法,采用PDRO和倍频电路方案,对本微波源的相位噪声和频率稳定度进行了分析,并简要介绍了PDRO的设计,对研制成的实物进行了测试,达到了设计要求的指标。该毫米波源的相位噪声≤-95dBc/Hz@10kHz,频率稳定度Δfout/fout≤1×10-8,杂波抑制比rs≤-75dBc。该毫米波源具有相位噪声低、体积小、Q值高、频率温度稳定性好等优点,具有广阔的应用前景。     

一种低相位噪声的毫米波压控振荡器

基于推推振荡器结构设计了一种低相位噪声的毫米波压控振荡器,相比传统采用直接振荡和倍频实现的振荡器,该振荡器具有体积小、相位噪声低及电路简单等优点.振荡器中的谐振电路采用多级串联谐振,电感采用微带线的形式,提高了谐振器的品质因数,进而降低了振荡器的相位噪声,且在谐振电路通过微带耦合方式实现了基频输出.基于GaAs异质结双极晶体管(HBT)工艺对振荡器进行了设计和流片,芯片尺寸为1.8 mm×1.4 mm.在5V工作电压和0～13 V调谐电压条件下,振荡器的输出频率为42.1～46.2 GHz,电流为120 mA,输出功率为1 dBm,1/2次谐波抑制大于15 dB,相位噪声为-60 dBc/Hz@10 kHz、-85 dBc/Hz@100 kHz和-105 dBc/Hz@1 MHz.     

一种用于单片UHF RFID阅读器中的低相位噪声LC VCO设计

介绍了一种适用于UHF RFID(Radio Frequency Identification)阅读器的低相位噪声压控振荡器(VCO)电路.通过在传统的VCO电路中加入抑制电源噪声的regulator并在共模端加入平衡滤波电路对尾电流源的二次谐波分量进行抑制来降低1/f3区域的相位噪声,同时选取合适的电感值及其Q值使得VCO在1/f2区域也能获得较佳的相位噪声性能.同时,文中给出了本设计中使用的低噪声基准源电路.整个电路采用UMC0.18 μm MM/RF CMOS工艺实现,仿真与测试结果显示所提出的VCO结构和传统VCO相比几乎在所有区域内对相噪声均有5 dB的改善.本设计使用的电源电压为3.3 V,VCO中心频率为1.8 GHz,调谐范围约为11%,频偏1MHz处相位噪声约为-127 dBc/Hz,总电流约为7.2 mA.