数字对讲机基带SoC中央处理模块的设计

DW8051是兼容MCS-51指令集的8位处理器内核。介绍了基于DW8051的数字对讲机基带SoC中央处理模块的设计。分析了基带SoC的架构以及中央处理模块的职能,设计了一个验证平台检验低端的8051处理器能否满足工作要求,详细讨论了基于DW8051 IP core的中央处理模块的设计方法和验证过程。     

基于OpenRISC1200的语音识别SoC设计

介绍了一种基于OpenRISC1200嵌入式微处理器内核的语音识别片上系统(SoC)的设计方法,以及OpenRISC1200内核和WISHBONE片上总线及其特点,最后利用现场可编程门阵列(FPGA)验证了该语音识别SoC设计的可行性.     

基于OR1200的批处理协处理器设计

基于开源OpenRISC软核处理器OR1200,以其自主设计的指令集作为基础.通过增改处理器内核内部设计,设定了一个新建指令l.cp.OR1200通过指令l.cp完成对协处理器的调用,将操作数和执行码发送至协处理器,暂停CPU的指令流水线.协处理器自行完成对向量数据的批处理后,停止对总线的占用,并使OR1200的处理器内核恢复正常的指令处理流程.协处理器设定的功能为完成单边选大恒虚警检测算法.仿真结果验证了设计的正确性.     

基于OR1200的SoC设计软硬件协同仿真验证

介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。     

国际要闻

Cadence Encounter简化了基于钻石系列标准处理器内核的SoC设计Tensilica公司日前宣布与C adence设计系统公司合作,为双方的客户提供了一条从R TL到首次流片可预测的设计途径。Tensilica-Cadence E ncounter从R TL到G D SII的设计方法学简化了基于Tensilica最新钻石系列标准处理器内核的SoC设计的开发。钻石系列标准处理器内核包括了6款从最低32位控制器到业界最高性能的D SP的处理器内核。Tensilica公司还宣布了,它现在是C adence公司O penChoiceIP计划的会员。O penChoice IP计划提高了不同技术间的互操作性,促进了IP核之…     

基于国产自主CPU的SEP0611平台中Dalvik虚拟机的移植和优化

Dalvik是Google公司自己设计用于Android平台的Java虚拟机,Andriod系统不支持所有构架的特性使将andriod系统移植到基于国产内核Unity的Soc的SoC SEP0611上有着大量的工作.对Dalvik虚拟机平台相关性和无关性进行分析,使对虚拟机的移植有了基本认识和实现基础,同时介绍了我们自主研发的基于国产自主内核的SoC,将与基于国产内核Unity架构平台相关的JNI(Java Native Interface)机制进行分析,找到了移植的关键环节本地调用桥(Callbridge),同时对Dalvik虚拟机优化的进行了分析与研究,找到了解释器优化的最好途径,即用汇编重写解释器,并初步探讨了JIT( Just In Time)编译器的实现方法.通过实现本地调用桥,实现了Dalvik虚拟机在SEP0611国产自主SoC上的移植.     

基于LEON2处理器的SoC设计

SoC已逐渐成为集成电路设计的主流发展趋势,而其中的微处理器部分尤为重要.选用LEON2处理器核,是一款可合成的VHDL模型,是基于SPARC V8结构的32位处理器,具有高度的可配置性,尤其适用于SoC设计,设计者可为其特定应用选择不同的外围设备IP核.本文介绍了LEON2处理器核的基本特征及其外围设备的IP核,主要讨论了基于LEON2处理器的SoC设计.     

软件/开发工具

支持处理器内核优化实现的标准单元库和存储器套件Synopsys发布其专为支持多种处理器内核的优化实现而设计的套件,以作为Design Ware Duet嵌入式存储器以及逻辑库IP组合的扩展。此次发布的全新Design Ware HPC(高性能内核)设计套件包括一整套高速和高密度存储器实例和标准单元库,它们可使SoC设计师优     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…     

热门技术

采用可配置处理器内核CPLD简化SoC设计 SoC设计的特点是具有灵活性但这种灵活性是有代价的,因为SoC设计依赖于固定的ASIC,而当需要对原始设计进行修改时,固定的ASIC意味着昂贵的重复设计。目前,可编程逻辑器件方面的生产商Altera和Xilinx所做的尝试使这种对固定ASIC的依赖即将成为历史。采用CPLD可使SoC设计具有显著的灵活性,但由于处理器内核通常是硬核,所以其伸缩性极     

专用指令集处理器设计的架构性研究

今日的半导体行业受到快速增长的智能消费设备市场的推动。这些产品具有功能丰富,多感官,无线互联,永久在线,以及绿色环保的特征。传统的SoC设计方法是基于一个或多个嵌入式微处理器内核(如ARM)的运用,辅之以硬连线加速器。但是,为了应对新一代设备的灵活性要求,加速器需要具备软件可编程性。这种趋势要求增加专用指令集处理器(ASIP)的应用,使得SoC转变为异构多核平台,提供大量的多线程并行。在这种平台上,每个内核是专门针对一组任务的一个ASIP(图1)。     

一种面向无线音频应用的片上系统平台

提出并实现了一种面向无线音频的高性能、低功耗Calliope SoC架构平台.该平台通过多媒体DSP指令扩展的CK510E处理器、前向纠错编解码ASIC IP和双协议(I2S和S/PDIF)数字音频接口IP,兼容多种音频编解码标准和数字音频传输标准,并可有效提高无线传输信道的容错性.基于Calliope SoC架构平台,给出了音频编解码算法的优化实现方法.实验证明:使用RS(32,24)的FEC使无线数字音频传输系统的丢包率在移动情况下由7.21%降到4.87%,有效提高了系统的准确稳定性.Calliope SoC平台可分别在40 MHz、80 MHz和70 MHz系统工作频率下实现SBC、MP2和FLAC三种不同音频实时编/解码运算.     

基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。     

Tensilica凭钻石系列标准处理器内核快速扩展市场

一直致力于提供颠覆性可配置处理器内核的Tensilica公司携新的Diamond钻石产品系列进入标准处理器内核市场。Tensilica公司总裁兼CEOChris Rowen指出：“这是我们简化和加速SoC设计全面战略的一部分。”新产品基于Tensilica通过验证的Xtensa可配置和可扩展的处理器架构，该架构在超过80个客户250个芯片中使用过，广泛应用于手机音／视频、打印机／图像、下一代移动电视、VDSL/VDSL2调制解调器等市场中。     

基于FPGA的SoC原型验证方法研究

在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.     

AudioCodes推出基于MIPS内核的VoIPerfect和HD VoIP产品

AudioCodes公司以及MIPS科技公司（MIPS Technologies,Inc）共同宣布推出基于MIPS320处理器内核的VOIPerfect和VoIPerfectHD VoIP软件。两家公司的合作,将协助SoC设计人员开发出兼具成本效益、     

基于SPARC V8的事务级SoC验证平台设计

针对片上系统SoC架构设计和嵌入式软件开发的需求,采用事务级建模方法使用SystemC完成了基于SPARC V8的事务级SoC验证平台的设计.为降低设计复杂度和提高仿真速度,基于解释-执行技术完成SPARC V8处理器指令精确事务级模型建模,并利用SystemC中的分层通道机制完成AMAB总线、中断控制器、UART、定时器等设备的事务级建模.完成事务级SoC验证平台的构建后,使用测试基准程序组Mibench对该验证平台的功能和仿真速度进行了验证.仿真结果证明了其功能正确,并且仿真速度相对于RTL SoC验证平台有大幅度的提高.     

u-Nav Microelectronics公司在便携式GPS系统中选用Tensilica公司Xtensa处理器内核

美国加州Santa讯：作为能够为SoC自动设计实现针对应用而优化定制的可配置处理器的Tensilica公司日前宣布，领先于世界超低功耗全球定位系统（GPS）的u-Nav Microelectronics公司选择Xtensa可配置处理器内核用于下一代GPS便携设备的设计，该设计将面向诸如移动无线手持设备和消费类电子的便携式应用。     

基于ARM7TDMI的SoC中MP3子系统的设计

以信息系统作为目标直接优化软、硬件的片上系统(SoC)将大大节省软件和芯片资源,大大提高系统的集成度和性价比.文中主要介绍基于ARM7TDMI的面向多媒体的SoC中MP3子系统的优化设计.通过在SoC中增加多媒体加速器(MMA)模块和片上SRAM以及相关的软件优化方案,提出了一种基于低端精简指令集计算机(RISC)处理器核的面向多媒体应用(MP3)的SoC设计方法.该设计方法通过RTL验证,ADS(ARM Developer Suit)软件仿真,并通过MPW(Multi-Project Wafer)的流片已生产出实际芯片.在实际的芯片样机上得到了验证,达到了设计效果.