动态饱和鉴相鉴频器

在鉴相鉴频器的复位路径中插入可变延迟单元,利用反馈动态调节延迟时间,可消除死区并且不受环境变化的影响;采用多级鉴相鉴频器,可扩展鉴相鉴频器的工作范围,改善输入输出的非线性,提高鉴相鉴频性能。文章综合两者的优势,提出了一种动态饱和鉴相鉴频器,并把其应用在锁相环中,结果表明该电路在增加的功耗开销小于0.44%的情况下,使得锁相环的锁定时间减小了14%。     

三角形取样鉴相数字合成器锁相环中的混沌

研究三角形取样鉴相数字合成器锁相环中的混沌现象。其方法是先对三角形取样鉴相数字合成器锁相环系统作离散化处理,得到相应的离散化系统模型;系统中的环路滤波器采用RC积分滤波器,鉴相器采用三角形鉴相特性;通过验证离散化系统相应的低维系统存在快返反射点,证明了当系统方程满足一定条件时,原系统有混沌输出。最后导出了混沌与系统参数间的关系式。     

使用数字式鉴频—鉴相器的锁相环路

目前,在数字式频率合成器的锁相环路中,广泛使用一种数字式鉴频一鉴相电路,它可以大大缩短环路的频率捕捉时间,扩展环路的捕捉带。当环路进入相位锁定后,其性能与一般的高增益二阶环相仿。此外,这种类型的电路还有易手集成,调试简单和性能可靠等优点。本文试从数字式鉴频——鉴相器的功能要求出发,分析目前数字式频率合成器中广泛使用的两种形式鉴频——鉴相电路的原理及性能,并给出其中一种电路的若干试验结果。     

CMOS锁相环中快速鉴相鉴频器的设计

摘要：为了实现高速锁相环电路,通过分析经典CMOS锁相环的鉴相鉴频器,针对其延迟时间过长的问题,设计了可用于CMOS锁相环中的快速鉴相鉴频器．整个电路采用了0．13μmCMOS工艺,通过HSpice仿真软件测试表明,该快速鉴相鉴频器与经典鉴相鉴频器相比,延迟时间可以缩短一半．     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

三阶取样锁相环的计算机辅助设计

本文研究了高阶锁相环的设计,提出了锁相环频域性能设计的条件方程法,具体研究了在频率合成器中具有广泛应用的Ⅰ型三阶 SHPLL 和Ⅱ型三阶 PFPLL 的设计问题,讨论了设计方法,编制了实用计算机程序。     

有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

一种用锁相环MC14046构成的新型频率合成器

叙述了MC14046芯片的主要特点和功能，分析了用锁相环构成频率合成器的工作原理，介绍了一种用MC14046构成的新型频率合成器。     

改进的基于四象限反正切函数的鉴别器算法

为了解决GPS接收机载波跟踪环路中鉴别器算法运算量大的问题,提出了一种改进的锁相环和锁频环共用四象限反正切函数单元的鉴别器算法。环路通过共用的四象限反正切函数单元和校正函数,使得锁相环对导航数据跳变不敏感,锁频环能够克服频率调整模糊度。此外,还在加性高斯白噪声条件下通过仿真对鉴别器算法中的参数设置问题进行了讨论。理论分析对比和仿真实验表明:该改进的鉴别器算法不但具有良好的鉴相和鉴频能力,而且与传统鉴别器算法相比具有运算量小、复杂度低的特点,从而达到提高载波跟踪环路的运算速度,减少系统资源占用的目的。     

一种基于DDS的四阶锁相环设计

基于高分辨率DDS设计出一种超窄带高阶锁相环。该四阶锁相环由数字低噪声鉴频鉴相器、三阶二类环路滤波器、椭圆低通滤波器、14比特高分辨率DDS和1GHz超低相噪VCO构成。锁相环采用CPU控制补偿的方法以获取更快的锁定时间、更低的输出参考相位噪声和更大的相位裕度。电路可用于高精度时钟参考和基带时钟恢复等复杂系统中。     

低相噪频率合成器的设计与仿真

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。     

基于预测控制的电机变频/工频同步切换

针对大功率变频器与工频电源切换不当引起电机产生冲击电流和转速波动的问题,提出了一种预测控制的交流电机变频/工频同步转换控制方案.采用TMS320F2812 DSP芯片对变频器输出电压和工频电压信号进行同步采样,通过鉴相运算得到两路输入信号的相差信号,然后调用预测控制算法程序实现锁相控制.当变频器输出电压与工频电网电压相位达到一致时,DSP控制继电器动作,从而实现电机由变频电路到工频电网平稳、无扰切换.仿真结果表明,该设计方案具有快速性、优良的跟踪特性和很强的鲁棒性.     

一种新颖的铯原子钟频率信号处理的线路技术

针对传统频率信号处理仅把相位处理局限于相同频率标称值的情况,基于相位群同步和群连续的原理,使得相位处理适合于复杂频率信号之间,包括取样时间间隔(相位差)测量、处理和锁相控制等方法来改善原子钟的系统结构.该方法与传统的频率归一化及相位处理的方法相比,在简化系统的频率变化线路的情况下,通过简单的相位群同步的锁相控制,得到的原子钟输出信号有好的准确度和长期稳定度指标,以及优良的短期稳定度和相位噪声指标.     

静止无功补偿装置中的全数字频率自适应锁相技术

当电网不平衡和电压畸变的情况下,传统的基于dq同步坐标变换的三相同步锁相环（SRF-PLL）,存在无法准确锁定电压相位及频率的不足,不能很好满足静止无功补偿装置（SVC）的应用要求。基于目前存在的难题,提出一种易于工程实现的全数字频率自适应锁相技术,利用频率自适应相序检测器的正负序完全分离性能及其滤波特性,准确锁定电压正序基波频率和相位;给出此锁相技术在SVC主控装置中的数字实现方案,搭建基于主控装置控制算法源程序的SVC控制系统仿真模型。根据某炼钢企业电弧炉系统实际运行参数,对提出的锁相环性能进行仿真研究,PSCAD/EMTDC仿真结果表明,在电网不平衡和电压畸变时该锁相环可以准确锁定相位频率,且锁相性能不受系统频率偏差和波动的影响。     

11.8GHz低相噪频率源的设计

针对汽车防撞雷达系统,设计了11.8GHz低相噪频率源.在对锁相环技术研究的基础上,分析相位噪声达到要求指标的可行性,并介绍鉴相器电路、压控振荡器电路以及环路滤波器电路的设计.测试结果表明该输出频率为11.8GHz的频率源获得很好的相位噪声性能,实现1kHz处相位噪声指标优于-90dBc/Hz,并且其他指标均达到要求.11.8GHz低相噪频率源能提高汽车防撞雷达系统的性能.     

高灵敏度GNSS接收机频率合成器设计

为了提高全球卫星导航定位系统(GNSS)接收机的灵敏度,设计低相位噪声的小数频率合成器.通过分析灵敏度与相位噪声的关系,提出新的实现方案.该方案利用品质因数增强型可变电容减小压控振荡器(VCO)相位噪声,基于CMOS双D触发器单元的多模分频器和尾电流滤波的预分频降低带内相位噪声,充、放电流自校正且互补开关切换的电荷泵和带随机化抖动的Σ Δ调制器抑制杂散.该电路在0-18 μm CMOS工艺上实现.测试结果表明：提出的频率合成器能够接收所有的GNSS信号,输出的频率调谐范围达到58%,VCO增益变化小于±21%,当偏移频率为1 MHz时, 本振(LO)相位噪声低于-121 dB,最大功耗为117 mW.提出的小数频率合成器,已成功应用于高灵敏度GNSS接收机中,在GPS模式下灵敏度达到-157 dBm.     

射频识别接收机前端低噪声CMOS全集成频率综合器关键模块设计

为满足射频识别接收机相位噪声性能要求,在分析了频率综合器整体噪声机制的基础上,将偶次谐波抑制电路应用于1.8 GHz压控振荡器设计并采用注入锁定高速与分频器结构,鉴频鉴相器PFD设计改善了相位死区,在整体上改善了频率综合器相位噪声。利用0.25μm 1P6M RFCMOS工艺,完成了频率综合器的完整版图设计。仿真结果表明:VCO调谐范围达到47.2%,电路整体相位噪声达到-128 dBc/Hz@1 MHz,完全满足应用要求。     

Cancellation for frequency offset in OFDM system based on TF-LMS algorithm

In an orthogonal frequency division multiplexing (OFDM) system, a time and frequency domain least mean square algorithm (TF-LMS) was proposed to cancel the frequency offset (FO). TF-LMS algorithm is composed of two stages. Firstly, time domain least mean square (TD-LMS) scheme was selected to pre-cancel the frequency offset in the time domain, and then the interference induced by residual frequency offset was eliminated by the frequency domain mean square (FD-LMS) scheme in frequency domain. The results of bit error rate (BER) and quadrature phase shift keying (QPSK) constellation figures show that the performance of the proposed suppression algorithm is excellent.     

频点自跟踪自适应频率相位联合估计器及性能评价

基于二阶自适应陷波滤波器的频率相位联合估计器在工程上有着广泛的应用,但其应用前提是参考信号相对输入信号频偏较小.因为随着频偏增大,频率和相位估计的偏差和方差也随之增大.文章分析了自适应频率相位联合估计器的性能及频偏的影响,提出了频点自跟踪自适应频率相位联合估计器,并针对目标辐射噪声信号和主动发射信号的回波进行了仿真.仿真结果表明,相同条件下该估计器较自适应频率相位联合估计器大大减小了估计偏差和方差,可实现无偏估计且使估计方差接近CRLB.这一特性甚至在低信噪比时也保持良好.     

低信噪比下的高精度复正弦频率估计算法

MAP/ML频率估计算法由于同时利用了幅度和相位信息,在信噪比较高时可得到极高的估计精度,但在低信噪比下估计性能不佳．对此分析了形成原因,并提出了结合FFT确定相干积分长度及无卷绕序列的最大似然(ML)估计方法．利用FFT的粗估计值对信号进行频移,从而将信号的频率和序列的相位变化限制到了一定范围内,据此推导了不同相干积分长度下的克拉美罗界(CRLB),确定了相干积分数据分段的最佳长度,通过相干积分提高信噪比保持高估计精度．依据相移后相位方差选择估计序列的方法,避免了解卷绕过程,从而消除了解卷绕对低信噪比下算法性能的影响．Monte Carl仿真实验结果表明本频率估计可达到非常接近CRLB界的估计性能．