钛酸铅铁电薄膜电容器及其存储单元的制备

用溶胶－凝胶方法制备出了ＰｂＴｉＯ３（ＰＴ）铁电薄膜电容器，设计了相应的非易失存储单元。介绍了ＰＴ溶胶的络合、水解成胶反应，铁电薄膜电容器的制备工艺，存储单元电路设计及工作原理。     

C-2CH复合型PTCR薄膜

采用溶胶包裹再凝胶工艺制备了Ｃ－２ＣＨ复合型ＰＴＣＲ薄膜。实验表明，这种材料的ＰＴＣ效应是由２ＣＨ的相变体膨胀引起的，Ｃ的粒径大小对复合薄膜ＰＴＣ特性有十分显著的影响。较高的热循环温度和较多的热循环老化次数使ＰＴＣＲ薄膜电性能重现性得以改善。     

硅基铁电薄膜的制备与电性能研究

用溶胶－凝胶（Ｓｏｌ－Ｇｅｌ）方法制备了有ＰｂＴｉＯ３（ＰＴ）过渡层的硅基Ｐｂ（Ｚｒ０．５３Ｔｉ０．４７）Ｏ３（ＰＺＴ）铁电薄膜，顶电极和底电极分别为溅射的金属钛铂层和低阻硅。在低温退火条件下得到了晶化很完善的铁电薄膜，测试结果表明有ＰＴ过渡层的铁电薄膜具有良好的铁电和介电性能。     

一种抗单粒子多节点翻转的存储单元

为解决纳米CMOS工艺下单粒子多节点翻转的问题,提出了一种加固存储单元(RH-12T)。在Quatro-10T存储单元基础上对电路结构进行改进,使存“0”节点不受高能粒子入射的影响,敏感节点对的数目是晶体管双立互锁(DICE)存储单元的一半。基于敏感节点对分离和SET缩减原理,进行了加固存储单元版图设计。在相同设计方法下,该存储单元的敏感节点间距是DICE存储单元的3倍。抗SEU仿真结果表明,该存储单元具备单节点翻转全加固能力。全物理模型单粒子瞬态仿真结果表明,该存储单元的线性能量转移 (LET)翻转阈值为DICE存储单元的2.8倍,能有效缓解单粒子多节点翻转的问题。     

PT／P（VDF—TrFE）复合膜及悬空结构热释电传感器研究

将溶胶－凝胶法制备的钛酸铅（ＰＴ）纳米粉粒掺入聚偏氟乙烯－三氟乙烯共聚物［Ｐ（ＶＤＦ－ＴｒＦＥ）］中，制成ＰＴ／Ｐ（ＶＤＦ－ＴｒＦＥ）复合热释电敏感膜，提高其热释电优值和探测优值。用ＫＯＨ腐蚀硅衬底使ＰＴ／Ｐ（ＶＤＦ－ＴｒＦＥ）敏感膜热释电传感器形成悬空结构。实验结果表明，掺入体积比为０．１２ＰＴ粉粒的ＰＴ／Ｐ（ＶＤＦ－ＴｒＦＥ）敏感膜，比同样成膜条件的Ｐ（ＶＤＦ－ＴｒＦＥ）膜的热释电优值提高２０％，探测优值提高３５％；悬空结构大大降低了热导，使传感器在低频段的电压灵敏度和电流灵敏度提高了１０倍以上。根据实验结果，提出了弱铁电体连续基体与铁电体颗粒均匀复合后，计算复合膜介电系数和热电系数的方法。     

CMOS SRAM存储单元研究

阐述了采用１．０μｍ ＣＭＯＳ技术制作的２５６ｋ ＳＲＡＭ的存储单元。论述了存储单元的性能在ＣＭＯＳ ＳＲＡＭ中的重要性，分析了存储单元的工作原理，结构和主要参数性能。文章对几种类别的ＣＯＭＳ ＳＲＡＭ存储单元进行了分析比较，推测了技术发展趋势。     

基于分离位线DICE结构的SRAM存储单元版图抗辐射设计

在SRAM加固设计中,存储单元的版图抗辐射设计起着重要的作用。基于分离位线的双互锁存储单元（DICE）结构,采用0.18μm体硅工艺,根据电路功能、结构和抗辐射性能,设计了一种新的NMOS隔离管的SRAM存储单元版图结构。根据分析结果,SRAM存储单元在确保存储单元功能的前提下,具备抗总剂量效应、抗单粒子翻转和抗单粒子闩锁效应,同时可实现单元面积的最优化。     

压缩真空场中量子存储单元的消相干特性

两能级原子作为量子存储单元，当存储单元置于压缩真空库（人工制备的库）时，利用存储单元约化密度算符非对角元的时间演化，研究单光子过程和工双光子过程中存储单元的消相干特性。在压缩真空库中，可以消除量子存储单元的消相干。     

三维存储器的存储单元形状对其性能的影响北大核心

简要介绍了三维存储器出现的背景和几种得到广泛关注的三维存储器;建立模型分析了位成本缩减(BiCS)、垂直堆叠存储阵列(VSAT)和垂直栅型与非闪存阵列(VG-NAND)三种代表性的三维存储器的存储单元的形状对其性能的影响,从理论分析的角度比较了三种存储单元结构对其存储性能的影响;采用Sentaurus软件对三种存储单元的性能进行仿真,从编程/擦除时间、存储窗口和保持性能三个方面比较了三种存储单元结构的存储性能。理论分析结果和仿真结果都一致地表明BiCS结构的圆柱孔形存储单元比其他两种存储单元更有优势。     

PTCR纳米晶粉体的一步法制备及表征

采用一步溶胶－凝胶法制得了含钡、锶、钙、钛、锂、锰、硅和钇等八种元素的无定形干凝胶粉，经７００℃，１ｈ煅烧得ＰＴＣＲ纳米晶粉体，经ＸＲＤ分析测得粉体平均晶粒尺寸范围为１７～３０ｎｍ，且平均粒径随稀土掺杂量（摩尔分数为０．０８％～２．００％）增加呈现先减小后增大的趋势。常温下粉体以立方相存在。粉体经造粒、压片、烧结成瓷具有ＰＴＣＲ特性     

一种深亚微米SRAM6T存储单元的设计方法

文章首先分析了静态随机存储器（SRAM）6T存储单元结构的基本工作原理,总结了6T存储单元的优缺点并介绍了存储单元的重要参数静态噪声容限（SNM）。在此基础上给出了一种基于实际深亚微米CMOS工艺的存储单元的设计方法,该方法的优势在于首先考虑单个读、写操作的限制,然后将多个限制因素综合在一起考虑,并通过三维曲线图形为仿真提供指导,以提高设计效率,缩短设计周期。最后给出了存储单元的晶体管参数并采用Hspice进行验证,仿真结果表明,采用这种方法设计出来的单元是稳定可靠的。     

一种新型硅基PT/PZT/PT夹心结构的电性能研究

以无机锆盐为原料,用溶胶－凝胶（Ｓｏｌ－Ｇｅｌ）法成功地在Ｐｔ／Ｔｉ／ＳｉＯ／Ｓｉ衬底上制备出一种新型Ｐｂ－ＴｉＯ３／Ｐｂ（Ｚｒ０．５３Ｔｉ０．４７）Ｏ３／ＰｂＴｉＯ（ＰＴ／ＰＺＴ／ＰＴ）夹心结构。这种结构对于ＰＺＴ的晶化有很好的促进作用,其最终的退火温度为７００℃Ｃ－Ｖ特性,介电步率响应,漏电等电性能测试表明这一新型夹心结构具有良好的铁电和介电性能。     

一种新型低功耗加固SRAM存储单元

提出了一种抗辐射加固12T SRAM存储单元.采用NMOS管组成的堆栈结构降低功耗,利用单粒子翻转特性来减少敏感节点,获得了良好的可靠性和低功耗.Hspice仿真结果表明,该加固SRAM存储单元能够完全容忍单点翻转,容忍双点翻转比例为33.33％.与其他10种存储单元相比,该存储单元的面积开销平均增加了 3.90％,功...     

一种新型Class AB开关电流存储单元的设计

设计了一种新型高性能Class AB开关电流(SI)第一代存储单元电路。电路由对称的电压反转跟随器(FVF)连接Class AB SI存储单元组成,输入级采用电流传输器结构,输出级采用可调共源共栅结构,电路具有误差小、功耗低、性能高等特点。基于此存储单元,设计了延时器和双线性积分器进行验证。电路采用SMIC 0.18μm工艺,在Spectre中进行仿真。结果表明,该存储单元具有较好的性能和应用价值。     

一种低电压低功耗的甲乙类S2I存储单元

提出了一种低电压、低功耗的甲乙类S2I存储单元,电源电压为±0.5V。电路采用CMOS开关以增大输入信号动态范围,使用交叠时钟控制方案以改善性能。使用EKVMOS晶体管模型参数进行了电路仿真,仿真结果表明该电路的性能优于基本甲乙类存储单元。文中也给出了基于该存储单元的通用积分器电路。     

铁电存储单元单粒子效应的仿真与研究

运用电路仿真研究了单粒子瞬态脉冲效应对铁电存储单元存储特性的影响。结合单粒子对MOS器件的影响,用电流模拟单粒子对存储单元的影响且进行仿真分析。仿真结果表明脉冲电流峰值越高,时间越长,铁电存储单元越容易翻转。经分析得出了铁电电容翻转是由瞬态电流脉冲产生的单位面积电荷量决定,最后解释了翻转的原因。     

SAN及其管理

存储区域网（Storage Area Network，SAN）是用来存计算机系统和存储单元以及存储单元之间进行数据传输的网络系统，SAN包含一个通信系统基础结构，包括物理连接、管理层、存储单元和计算机系统，以确保数据传输的安全性和稳定性。     

应变工程在非易失性存储器中的应用

向非易失性存储器的存储单元中引入应变会降低隧穿漏泄电流并可对存储单元进行等比变化。     

由三个二极管组成的新型动态随机存取存储器单元

本文介绍了一种新型动态随机存取存储器单元,它将三个二极管合为一体,形成一种复合结构。在新型的3个二极管存储单元中,一个二极管用作存储电容,其余两个作为开关。该存储单元仅需三条互连线并且可以采用标准的双极工艺来制造。对该存储单元的写、读和等待操作进行了分析和模拟。     

可写穿的16端口存储单元定制设计

为使高性能超标量处理器能够完成多条指令并行，寄存器堆需要提供多端口的高速访问。文章介绍了一种可写穿的16端口寄存器堆存储单元设计，在1.8V0．18μm CMOS工艺下，该存储单元的10个读口和6个写口均可以独立访问。存储单元设计中考虑了紧凑性、可靠性和功耗问题，并且制定了长线规划来减少版图设计中串扰噪声对功能的影响。仿真结果表明，该存储单元可以作为一种更优的实现方法。工作在500MHz主频下的寄存器堆内。