通信网辅助设计系统的研究

本文系统地描述了一个辅助通信网设计的软件包,给出了通信网设计的原理及流程。同时给出了我们设计一个通信网的实验数据,最后综述了本系统的特点和应用前景。     

浅析扁平化风格在网页界面设计中的应用

在如今的设计风格中,扁平化风格在网站和系统设计上是一个非常流行的趋势.快速高效是扁平化设计的一个很重要的基因.本文从扁平化设计的概念出发,在分析扁平化设计流行的原因基础上,阐述了网页界面扁平化设计要求.     

基于实例的专用夹具结构设计与分析

简单介绍了铣床专用夹具设计,基于一个长轴零件上加工一个键槽,针对这道工序设计夹具结构,达到加工的要求。     

H.264图像解码芯片的布局布线设计

集成电路工艺发展到深亚微米阶段,IC设计向高速、高复杂度方向发展,物理设计也要满足更加严格的要求.布局布线设计成为集成电路设计的一个关键步骤.本文以一个实际设计为例阐述了在集成电路EDA设计工具的辅助下布局布线的具体实现方法,通过对设计结果的分析,解决了布线拥塞、时序收敛以及信号完整性等问题.该芯片最后达到设计预定的性能指标并交付流片.     

Nand Flash控制器的规格设计

本文介绍了一个高速大容量Nand Flash存储器控制器的设计规格的设计过程.描述了本设计规格的背景,应满足的设计要求,设计规格的特色和思考策略,提供了应用本设计规格进行设计的系统构成.     

机器的设计过程

设计的过程是一个不断解决问题的过程,是一个项目管理的过程,是将不明了的问题转化为最终产品的过程。设计过程的成功与否决定了设计的价值,决定了最终产品的成本、质量和开发产品所需的时间。     

异构CAD协同设计系统中的操作命令转换技术与实现

分析了异构CAD系统协同设计中的主要方法,提出基于特征的操作命令转换方法.通过分析了目前大多数异构CAD系统协同设计采用的中性命令建模机制,提出了最小特征建模命令映射集合的构建方法.设计了一个异构CAD协同设计的原型系统,开发了基于SolidWorks 2005和UGNX3.0的插件,实现二者之间的实时操作转换,并通过一个简单零件协同设计过程验证了方法的可行性.     

薄膜解耦集成磁件的结构设计与研究

文中分析了磁件解耦集成的基本原理,得出了磁件实现解耦集成所需的基本条件;根据抵消绕组间耦合作用的方法设计了一个解耦的集成磁件,将一个小功率变压器和一个电感集成在一起;采用薄膜化技术设计制作该集成磁件的薄膜磁芯;为了消除采用传统磁件结构时磁件两端的漏磁,设计了特殊的磁芯结构和与其相配套的绕组结构;对该磁件进行了仿真研究,验证了设计的有效性和可行性。     

软件的性能设计

本文概要介绍了大型软件系统性能设计的误区,指出性能设计应该是设计过程的一个必备环节.根据实际的性能设计经验,作者提出了性能设计的基本要求和主要方法.     

处理器设计的谬误(Ⅰ)

本系列深度分析文章将调查13种不成功的处理器种群,探索了造成每一个处理器种群死亡的主要设计错误。每一个主要设计错误还用一个或几个例子来阐述。     

便携式复印机结构设计

论述便携式复印机结构总线设计原则以及内结构件的着急件机芯，传动系统的设计参数。     

软件的性能设计

本文概要介绍了大型软件系统性能设计的误区,指出性能设计应该是设计过程的一个必备环节。根据实际的性能设计经验,作者提出了性能设计的基本要求和主要方法。     

基于QFDE和TRIZ的绿色优化设计

为了协调和解决绿色设计过程中的环境技术措施冲突问题，本文提出了基于QFDE和TRIZ的绿色优化设计方法。利用QFDE分析确定绿色设计过程中的环境技术冲突，并关联到TRIZ的矛盾矩阵中，利用创新法则实现产品的绿色设计目标。最后以冰箱设计为例对该方法进行说明和验证。     

An architecture model to support cooperative design for mechatronic products: A control design case

Efficient integration of systems in the mechatronic industry is critical for complex product development and is still challenging. A particular example of this situation can be pinpointed in the development of control software for mechatronic products: design is not carried out in a concurrent way in order to exploit the synergy among domain experts and many “last minute” problems are detected and forcefully solved in the control software domain at an advanced development stage. Unfortunately, industrially applicable research to improve integration in the development process is currently at a stale. This work addresses system architecting introducing a model, a method, and a tool implementation, which aim to help changing this situation by supporting cooperative design, providing usable documentation and improving understanding of the design process by the stakeholders.     

TAB结构设计原理

本文介绍了模组制程中各接合部品之端子配合设计,包含TAB与液晶面板 接续部之端子配合设计及TAB与电路基板接续部之端子配合设计。     

实现一种嵌入式智能家居系统的研究

本文在探讨嵌入式智能家居系统的内涵、特征及其功能的基础上,重点对嵌入式智能家居系统的总体结构及网关设计、嵌入式智能家居系统的终端总体设计、嵌入式智能家居系统的用户控制设计三个方面,进行了较为系统的研究。     

一种安全SoC芯片的物理设计

本文介绍了一种安全SoC芯片架构,描述了物理设计的指标要求及其在0．13umGSMCCMOS工艺上的物理设计,重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计,并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析,该芯片最终满足了指标要求。该芯片包含36个时钟域,4种低功耗工作模式,约有26万个标准单元,72个宏模块,130个pad,合计约560万个逻辑等效门,芯片面积5．6mm×5．6mm。     

变容管电调微波带通滤波器

本文叙述采用梳状线结构的变容管电调微波带通滤波器的设计理论和方法。推导出梳状线带通滤波器的输入、输出耦合网络的参数条件,以补偿带通滤波器的谐振器之间电磁耦合随不同调谐频率的变化;并给出使带通滤波器的绝对带宽或通带回波损耗在调谐频率范围内变化最小时,梳状线谐振器的电长度应满足的相应条件,由此来保证电调带通滤波器在较宽的调谐频率范围内具有较高的通带回波损耗,且保持带通滤波器的响应形状和绝对带宽基本不变。此外,还讨论了由电调变容管的Q值引起的带通滤波器的通带有功损耗问题。文中给出了具体的设计公式。最后,给出了一个L波段变容管电调带通滤波器的研制实例和测试结果。     

Rapid design space exploration using legacy design data and technology scaling trend

Rapid and effective design space exploration at all stages of a design process enables faster design convergence and shorter time-to-market. This is particularly important during the early stage of a design where design decisions can have a significant impact on design convergence. This paper describes a methodology for design space exploration using design target prediction models. These models are driven by legacy design data, technology scaling trends and, an in situ model-fitting process. Experiments on ISCAS benchmark circuits validate the feasibility of the proposed approach and yielded power centric designs that improved power by 7-32% for a corresponding 0-9% performance impact; or performance centric designs with improved performance of 10.31-17% for a corresponding 2-3.85% power penalty. Evolutionary algorithm based Pareto analysis on an industrial 65 nm design uncovered design tradeoffs which are not obvious to designers and optimize both power and performance. The high performance design option of the industrial design improved the straight-ported design's performance by 29% with a 2.5% power penalty, whereas the low power design option reduced the straight-ported design's power consumption by 40% for a 9% performance penalty.