一种基于JTAG的嵌入式微处理器片上可调试系统

文章提出了一种基于JTAG的嵌入式微处理器片上的可调试系统。该系统在JTAG工业标准的基础上,能够以较少的硬件开销支持指令/数据断点设置、单步执行、寄存器内容查看和设置、内存内容查看和设置、在线编程以及微处理器运行现场设置等调试功能。文章首先介绍了嵌入式微处理器可调试设计的原理,其次介绍了嵌入式微处理器的调试系统设计,最后给出调试实例分析。     

一种嵌入式微处理器中的在线调试模块设计

文章提出了一种嵌入式微处理器的在线调试模块。这个模块可以用较少的硬件开支实现一些强大的调试功能:响应硬件和软件触发,提供开始/停止调试模试;单步调试操作;程序执行的跟踪;代码内存、外部数据存储器、SFR、内部数据存储器的读和写。文章首先介绍了嵌入式微处理器可调试模块设计的原理,其次介绍了在线调试的结构设计,最后给出结论和分析。     

通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。     

32位微处理器嵌入式实时软件开发与调试技术

本文论述了基于８０３８６微处理器保护模式下的嵌入式实时软件的开发调试技术，例举了现有的主要工具，并以嵌入实时操作系统内核ＭＥＲＴＯＫ为例，说明其交叉开发调试环境的建立及软件调试方法，本文对复杂嵌入式实时软件的开发调试有重要的参考意义。     

Lauterbach TRACE32工具简化MIPS和ARM CPU结合设计的调试

Imagination Technologies和微处理器开发工具供应商Lauterbach宣布,两家公司已开始合作使Lauterbach广受欢迎的TRACE32工具能够更轻松地为MIPS异构CPU系统或结合MIPS CPU与ARM CPU的系统进行调试。Lauterbach将在即全球嵌入式大会(Embedded World Conference and Exhibition)上展示了这套解决方案。Lauterbach的TRACE32是一套模块化微处理器开发工具,可为嵌入式设计提供整合调试环境。TRACE32     

带ARM核的嵌入式微处理器技术特点分析与应用研究

ARM嵌入式微处理器是目前嵌入式应用的一个热点,通过对ARM的工作模式、调试技术等几个方面的深入探讨,分析ARM在嵌入式领域的优势.给出了ARM处理器的选择方法,并提出了在应用中需要注意的问题.     

GSM网络在嵌入式测控系统中的应用

介绍了基于GSM网络设计嵌入式测控系统的方法,并从软、硬件两方面进行了阐述。硬件部分主要由三星公司S3C2410嵌入式微处理器和西门子公司的GSM模块TC35i组成,软件部分采用Window CE操作系统,运用Embedded Visual C++进行软件开发及调试。     

产业信息

Imagination Technologies和微处理器开发工具供应商 Lauterbach 宣布，两家公司已开始合作使 Lauterbach广受欢迎的 T RACE32工具能够更轻松地为 M IPS 异构CPU 系统或结合 MIPS CPU 与 ARM CPU 的系统进行调试。Lauterbach 将在即全球嵌入式大会（Embedded World Conference and Exhibition）上展示了这套解决方案。Lauterbach的 T RACE32是一套模块化微处理器开发工具，可为嵌入式设计提供整合调试环境。 T RACE32现可支持多款 M IPS Release 6 CPU ，其中包括新的 M 级M 6250，这是首款采用灵活的片上 C P U 调试架构--MIPS On‐Chip Instrumentation （MIPS OCI）开发的嵌入式 M IPS CPU。厂商可利用 M IPS OCI 来确保在高度集成的异构SoC调试过程中将风险与冲击降至最低。     

嵌入式微处理器JTAG接口中TAP控制器的设计

在嵌入式系统的开发过程中,软件的调试工作是很必要的,而芯片本身所提供的硬件调试接口可以使调试的效率大为提高.本文在分析ARM7TDMI微处理器的JTAG接口的基础上,设计了TAP（Test Access Port）控制器.     

TKScope嵌入式智能仿真开发平台完美支持AVR内核的仿真

TKScope嵌入式智能仿真开发平台全面支持AVR内核的仿真,并具有下载编程功能。TKScope仿真器提供一套完善的JTAG和debugWIRE调试接口,在芯片内调试（on-chip debug）所有的AVR8位RISC结构微处理器。     

基于JTAG的片上调试器与调试系统的设计实现

提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC（程序计数器）写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。     

永磁同步伺服电机监测与调试系统研究

在分析永磁同步伺服电机驱动监测与调试需求的基础上,设计系统的整体方案和其主要硬件电路包括串行口硬件连接电路和SPI接口与EEPROM通信存储电路。编制监测与调试系统和DSP之间的通信协议,开发系统中的通信、控制、数据采集和人机界面等功能模块。将开发的监测与调试系统和伺服驱动联机对设计的功能进行实验研究和测试,实验和测试结果表明系统功能满足伺服驱动系统调试扣检测需要,方便伺服系统的现场调试工作。     

嵌入式MPSoC的调试功能实现

从软件角度讨论了嵌入式MPSoC的调试功能实现．在实时操作系统中设置了调试管理部分,通过构建操作系统的调试进程实现相应的调试功能,实现的调试功能模块包括相应的调试命令集规范、输入／输出模块及执行命令模块．实时操作系统驻住在MPSoC的主控芯片上,通过将执行命令模块放置到不同的处理器核上实现调试各核及核上程序的功能．为了保证操作系统自身功能正确,首先通过硬件EJTAG模块调试操作系统本身,并开发了相应的软件RDView;然后使用操作系统的调试管理部分实现调试本机及其他处理器核上应用程序的执行状况．基于软件实现的调试管理功能以较小的内存代价,方便、有效地实现了MPSoC的调试功能．     

基于ARM嵌入式开发的调试方案

分析和比较了基于Angel的调试系统和基于Multi-ICE的调试系统，给出了分别基于这两种调试系统的ARM嵌入式开发的调试方案，有效地解决了高端嵌入式处理器开发中的调试难点。     

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口（TAP）,并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.     

嵌入式处理器调试系统的设计考虑

调试系统是嵌入式处理器中不可或缺的功能模块之一,分析了常规的Angel调试系统和嵌入式ICE调试系统设计思想的优缺点,提出了协处理器映射和采用Mini I-Cache技术的嵌入式处理器调试系统,阐述了该系统的设计思想和实现,剖析了设计的新颖之处。性能评测表明,新的调试系统能够显著地提高嵌入式处理器的调试性能。     

基于DWARF的Bootloader远程交叉调试模型

研究了嵌入式系统在Bootloader单支撑环境下的远程交叉调试问题，设计并实现了Bootloader远程交叉调试模型，并达到源码级别的调试。主机端采用DWARF调试规范，负责分析目标文件的调试信息，向目标机上的Bootloader发送机器级的调试命令；Booloader接收并处理调试命令。该模型为嵌入式系统的应用程序开发提供了良好的调试手段。     

Functional Debug Techniques for Embedded Systems

Some problems in a new chip design or its embedded software show up only when a silicon prototype of the chip is placed in its intended target environment and the embedded software is executed. Traditionally, embedded-system debug is very difficult and time-consuming because of the intrinsic lack of internal system observability in the target environment. Design for debug (DFD) is the act of adding debug support to a chip's design in the realization that not every silicon chip or embedded-software application is right the first time. In the past few years, functional debug has made significant progress. This article describes the most common structured approaches available for silicon debug of embedded systems.     

Effective silicon debug is key for time to money

Effective silicon debug is key for time to money. Silicon debug and diagnosis attempt to locate and fix the root causes of failures upon identification of a chip that violates either a functional or timing specification. However, the tasks of silicon debug and diagnosis are becoming increasingly more challenging, and their costs continue to rise for complex SoCs. This issue of IEEE Design & Test features a special issue on silicon debug and diagnosis. This issue also includes a roundtable on thousand-core chips.