符合CCSDS标准的RS(255,223)码译码器的FPGA实现及其性能测试

RS（Reed-Solomon)码是差错控制领域中一种性能优异的非二进制分组循环码，由于它具有很强的随机错误和突发错误的纠错能力，被CCSDS，NASA，ESA等空间组织接受，广泛应用于深空探测中．本文采用改进的Berlekamp算法，用FPGA实现了符合CCSDS标准的RS(255，223)码译码器；介绍了该译码器的实现流程、性能测试方法和基于PCI总线接口的测试平台；给出了测试结果，并且对理论上RS(255，223)译码器的误码性能与实际测试的误码率结果进行了比较和分析．验证结果证明该译码器能工作在400Mbps以上的码率，使用FPGA资源180000门，译码效果与理论上译码效果一致．     

BCH（63，56）性能分析及仿真

作为一种实现复杂度低的信道编码方式,BCH(63,56)码被广泛应用在空间遥控链路中,具有检测2 bit错误及纠正1 bit错误的性能。从理论分析和计算机仿真两个方面研究了BCH(63,56)码的编码性能。在介绍BCH(63,56)码编译码原理的基础上,对其误码率性能进行了理论计算和蒙特卡洛仿真。结果表明:当译码后的误码率为1×10–5时,BCH(63,56)码的编码增益可达2.1 d B。     

适用于卫星导航系统的结构化LDPC码

结构化低密度奇偶校验码可通过基矩阵和扩展因子描述,具有较低的编译码复杂度和优异的译码性能。相比卫星导航系统IS-GPS-800协议中的非规则LDPC码,在校验位采用双对角和"a-0-a"连接关系的结构化LDPC码,同样可以达到线性复杂度编码。除此以外,通过设置不同的扩展因子和修剪操作,结构化LDPC码可以灵活支持不同多种长度的自适应传输,其中修剪操作的打孔/截短图案可以通过外信息转移(Extrinsic Informa-tion Transfer Charts,EXIT)分析方法优化。结合圈长分布和外信息度数谱联合优化设计方法,提出单个基矩阵的编码方案,通过配置不同的扩展因子和修剪方案,实现多种传输码长配置。译码仿真结果显示经过优化打孔/截短图案修剪的结构化LDPC码的译码性能要略优于IS-GPS-800协议中的非规则LDPC码。     

基于GPU的LDPC存储优化并行译码结构设计

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ～34.8倍.     

空地量子密钥分发网络中数据协调方案

在空地量子密钥分发网络中，空中平台的硬件设备限制使得后处理阶段数据传输速度以及处理能力减弱。针对空中平台的特性，提出了一种适合空地量子密钥分发网络的数据协调方案。首先，采用量子纠错技术减少原始密钥的误码率；其次，设计了一种新方法用来制备低密度奇偶校验（LDPC）译码算法中的随机置换序列；最后，兼顾LDPC译码算法性能和算法硬件实现复杂度，选取了软判决中最小和译码算法。仿真分析表明:量子纠错处理后的原始密钥误码率明显减少，错误率由29.5%减少为4.4%；使用新方法生成随机置换序列，在保证序列随机性的前提下效率提升，生成长度为10 000的随机置换序列所用时间约为0.019 s；LDPC译码算法中最小和译码算法性能适中且硬件实现简单。      

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。     

基于动态寻优调节的卷积码堆栈-桶算法

大约束长度卷积码具有抗干扰性强，难以破译等优点，被应用于卫星通信等领域。但低信噪比环境下，存在空间利用率低和译码复杂度高的缺点。针对此问题，提出一种基于动态寻优调节的卷积码堆栈-桶（DORSB）算法。所提算法采用新参数深度因子辅助路径存取，能够增大接近码树终点的路径优势，降低译码复杂度；并在堆栈溢出时，对桶的尺寸进行调节，对桶空间进行复用的同时降低误帧率，可有效提升空间利用率。仿真结果表明：在深度因子增量适当且误帧率为10-5的情况下，相比于标准堆栈-桶算法，所提算法误帧性能提高了约0.6 dB，并且时间复杂度最多能改善72.63%。     

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

原模图LDPC码的准循环扩展和编码算法

原模图LDPC码性能优异, 适合高速编译码, 但针对它的扩展和编码算法研究较少. 利用矩阵环与多项式环的同构关系, 提出了原模图LDPC码准循环扩展和生成矩阵求解的高效算法. 仿真结果表明, 用所提出的扩展算法得到的原模图LDPC码, 在相同的最大变量节点度条件下, 性能优于已知的最好无结构非正则码.      

基于伴随式的分布式联合信源信道编码

提出一种基于伴随式(Syndrome)的具有抗差错性能的分布式联合信源信道编码方案.在不增加编码端复杂度的前提下,设计一种新的基于伴随式的编码器,使其同时具有压缩和抗差错的性能;其次,设计相应的译码器,并改进现有的联合译码算法,在译码中引入新的信息交互过程,提高了译码性能.仿真结果表明:该方案的性能优于现有的基于伴随式的分布式联合信源信道编码方案的性能,而且在信噪比较高时,该方案的性能也优于基于校验位(Parity)的分布式联合信源信道编码的性能.     

BCM的多阶段译码算法

针对在某些通信系统中对译码速度较高的需求,基于分组编码调制（BCM,Block Coding Modulation）的多级结构,给出了一种多级BCM的多阶段译码算法:从BCM中第一级分量码开始,根据BCM的级数逐阶段进行译码,针对每级分量码,采用软判决最大似然译码,直到最后一级分量码,从而降低了译码复杂度.仿真结果表明,与传统Viterbi译码算法相比,提出的多阶段译码算法的误码性能与其相当,信噪比较小时甚至更好,但译码复杂度远低于传统Viterbi译码方法.      

改进的基于剩余度置信度传播的LDPC解码算法

低密度奇偶校验（LDPC,Low-Density Parity-Check）码的剩余度置信度传播（RBP,Residual Belief-Propagation）和基于行的剩余度置信度传播（NWRBP,Node-Wise RBP）解码算法的性能提升非常有限且计算复杂度较高.提出改进的RBP（ERBP,Enhanced RBP）算法,在一个子迭代中,仅更新一个消息,然后设置被更新消息所在行的所有节点的剩余度值为0,使得ERBP解码算法在每个子迭代中使用不同行的消息进行计算,以加速迭代收敛.不同的LDPC码用于对所提出的算法进行性能仿真.仿真结果表明,与其他算法相比,ERBP算法降低了误帧率（FER,Frame Error Ratio）,并加快了迭代收敛速度.      

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.      

软件定义的GNSS反射信号接收机设计

分析了导航卫星反射信号的特点,给出了反射信号软件接收机的总体结构及其主要模块,主要包括接收直射和反射信号的天线、射频前端和高速A/D变换器,以及数据处理用的计算机.重点介绍了反射信号处理的基本过程,其中主要讨论了本地反射信号C/A码的生成模式,在此基础上分析了反射信号相关功率的计算方法,并给出了具体的仿真计算实例.设计了反射信号处理的具体实现软件,包括详细的流程图,关键参数和主要函数的定义及用户界面,利用实际采集的数据进行了验证,结果表明所设计的反射信号接收机运行稳定,能根据用户输入的不同参数提供导航卫星反射信号的相关功率输出.     

基于BDS-GD的低截获概率雷达信号识别

针对在信号特征提取与识别中使用双谱估计数据量大、维度高的问题,提出了双谱对角切片（BDS）与广义维数（GD）相结合的识别方法。通过提取信号双谱对角切片减少数据量,并利用多重分形理论中的广义维数降低数据维度,对切片内部特性进行细微描述,基于距离测度提出特征评价指标,从而选出最具有区分度的3个阶数对应的广义维数作为特征向量,输入到最小二乘支持向量机中进行分类识别。使用4种低截获概率（LPI）雷达信号作为待识别信号,仿真结果表明,本文方法提取的信号特征在特征空间中有良好的聚集性和离散性,在0 dB信噪比下,识别准确率能达到92.2%,与选取的其他方法对比说明其具有很好的识别性能。      

FC-AE-1553网络传输性能评价

为了提高航天航空网络传输性能,提出一种通用的FC-AE-1553网络传输效率计算方法并研制高性能FC-AE-1553节点卡.首先,对FC-AE-1553网络的消息传输过程进行详细分析,分析信息类型,给出传输帧的格式建议,通过分析FC-AE-1553协议中各类消息传输的时间参数,结合FC标准中对通信时间的要求,提出FC-AE-1553网络交换中各种消息类型的通信时间计算公式.然后, 针对无差错传输和有差错传输两种情况,给出了网络传输效率的计算方法.最后,通过仿真分析数据帧净荷长度、节点处理时间、交换中序列数量、传输误码率、丢包率等参数对FC-AE-1553网络传输效率的影响,给出了网络优化设计的建议.依托某航天工程任务,研制了基于XC5VFX100T和MPC8536E的FC-AE-1553节点卡.实验结果表明:丢包对传输效率的影响可忽略;数据帧净荷为2 048 B,数据帧数量为16时,传输效率可达到77.2%.      

基于随机森林的航天器电信号多分类识别方法

针对航天器电特性信号数据存在数据量大、特征维数高、计算复杂度大和识别率低等问题,提出基于主成分分析(PCA)的特征提取方法和随机森林(RF)算法,对原始数据进行降维,提高计算效率和识别率,实现对航天器电信号数据的快速、准确识别分类。随机森林算法在处理高维数据上具有优越的性能,但是考虑到时间复杂度问题,利用主成分分析方法对数据进行压缩和降维,在保证准确率的同时提高了计算效率。实验结果表明:与其他算法相比,针对航天器电特性信号数据,本文方法在准确率、计算效率和稳定性等方面均显示出优异的性能。