敏捷设计中基于机器学习的静态时序分析方法综述EI北大核心CSCD

随着集成电路规模越来越大,设计变得越来越复杂.为了有效地提升设计生产率,芯片敏捷设计受到越来越广泛的重视.在芯片RTL-to-GDSII设计流程中,敏捷设计方法需要广泛借助机器学习技术,寻求“无人参与”的解决方案.时序性能作为芯片的重要性能指标,需要在RTL-to-GDSII设计的各个流程中进行静态时序分析.快速、准确、可靠的时序预测,可以将Sign-Off的时序性能前馈到早期设计流程中,指导早期设计的时序优化和时序收敛,减少芯片设计的迭代次数和迭代周期.文中给出敏捷设计中时序优化的流程框架,详细地梳理了RTL-to-GDSII设计流程中基于机器学习的时序分析研究现状;并从数据准备、问题建模、实用性以及通用性等多方面,探讨了敏捷设计中基于机器学习方法进行时序预测的挑战.     

基于形式验证的多周期路径检测技术

多周期路径是将复杂电路运算拆分在多个时钟周期完成,从而提高电路总体运行频率的一种方法。在设计和验证中,多周期路径约束错误会导致设计迭代反复和验证误报。本文对多周期路径的产生机理和设计验证中常见的问题进行分类分析,提出一种用静态时序分析和形式验证结合来查找设计中的多周期路径的方法,首先通过静态时序分析,查找出时序违例的路径,针对这些路径,插入设计的检测电路,检测电路主要通过检测目的触发器采样控制信号有效时间,来判断该路径是否为多周期路径。采用基于断言的形式验证,用自动化的手段检测多周期路径。实践结果表明,该方法针对两种时钟下的多周期路径,能够100%准确的检测出违例的多周期路径,避免多周期路径错误约束,省略人工分析和动态仿真确认多周期路径环节。     

一种数据存储SoC芯片的静态时序约束设计

静态时序分析主要依赖于时序模型和时序约束，是数字芯片时序验证的重要方法，其中时序约束是用来描述设计人员对时序的要求，如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期，更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求，以及如何正确处理时序约束存在的问题，提出一种多分组异步时钟的全芯片时序约束，采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例，解决SoC存储芯片静态时序分析中的时序问题，保证所有时序路径正常满足时序逻辑功能要求，完成时序收敛，达到签核标准。     

基于改进变权重组合预测模型的产品销售预测

通过分析汽车产品销售时序的特性引入组合预测理论,提出了一种改进的变权重组合预测模型并给出了变权重系数的求取方法。然后针对小样本、多维、多峰、非线性的销售时序特点,采用了基于支持向量机的三种单项预测方法。再通过实例分析显示基于改进变权重组合预测模型的预测精度高于单项预测模型和普通变权重组合预测模型。最后进行了汽车销售时序预测表明基于改进变权重组合预测模型的产品销售预测方法是有效和可行的。     

利用GPU加速基于稀疏网格的SSTA

提出一种利用图形处理单元（Graphics Processing Unit,GPU）加速统计静态时序分析的方法,利用稀疏网格减少统计静态时序分析中时序图各节点的配置个数,在GPU上构建复杂的时序图数据结构后并行计算各节点的不同配置,达到加速统计静态时序分析的目的。测试结果表明,提出的方法能够在不损失精度的前提下,将统计静态时序分析运行速度平均提高300倍以上。随着现代集成电路规模的持续增大和集成电路工艺的不断发展,这种新型快速的统计静态时序方法能够有效提高时序分析的速度和效率。     

基于形式化方法的有限域乘法器的建模与验证

针对有限域乘法器设计正确性的问题进行研究,阐述了有限域乘法器在高阶逻辑定理证明器HOL4中进行形式化建模和验证的过程。通过分析电路的结构特性和时序特性,提出了结合层次化和基于周期的形式化建模方法,构建4位多项式基有限域乘法器的形式化模型;最后在HOL4系统中完成对其相关性质的验证。实验结果证明了该有限域乘法器设计的正确性,同时表明所提出的建模方法对时序逻辑电路的验证是有效的。     

基于时序模式匹配的k-近邻分类在流失预测中的应用

为了解决电信行业中如何预测用户流失的问题，该文提出了一种基于时序模式匹配的k-近邻分类方法。与传统的预测方法（如基于决策树的方法）相比，该方法分类时序数据时，不需要将时序数据离散化为非时序数据。该文详细描述了算法的设计以及在真实的电信数据上的应用。与C4.5方法的实验结果比较，表明了该方法有效地保留了时序的完整性，在一定程度上提高了预测准确率。     

基于机器学习的多压多温多参标准单元延迟快速计算方法

标准单元库是芯片设计、分析和验证的基础，其生成需要耗费大量时间和服务器资源，因此供应商往往只提供少量端角的标准单元库。但是，芯片性能、功耗、可靠性等指标的设计需要标准单元在多种电压、温度和参数(驱动强度、沟道长度和阈值电压等)下的延迟信息。为快速实时计算多种端角下标准单元的延迟，提出了一种基于机器学习的多压多温多参标准单元延迟计算方法。通过深入研究影响标准单元延迟的因素，从28 nm工艺标准单元库和时序报告中提取数据构成数据集，使用机器学习算法训练并校准得到了标准单元延迟计算模型。模型的建立仅耗时数分钟，远远低于模拟方法耗费的时间(通常数百小时)。该模型对未知电压下单元延迟的计算平均误差为1.542 ps,未知温度下单元延迟的计算平均误差为1.814 ps,不同参数下单元延迟的计算平均误差为2.202 ps,静态时序分析流程中单元延迟预测偏差小于3%。该方法可以快速实时地计算单元延迟，并且具有较高的准确性，可以应用于签核前的多场景快速时序分析。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

基于多元混合时序分析及灰色理论的水华藻类生长阶段多因素预测方法

在水华防治工作中,水华预测一直都是1个难点,由于藻类水华整个生成过程各阶段的变化机理不尽相同,现有预测方法采用某1个模型对水华生成的全过程进行建模预测并不合理。因此本文针对水华生成过程中持续时间最长且变化规律明显的藻类生长阶段,采用多元时序分析技术,通过对藻类生长阶段中的多特征因素时序建模分析,以影响和表征藻类生长的特征因素作为模型输入和输出,考虑藻类生长阶段的趋势性、周期性、随机性变化规律,建立多元混合时序模型,并结合灰色理论思想,改进模型预测算法,从而提出基于多元混合时序分析及灰色理论的水华藻类生长阶段多因素预测方法,以实现对包含影响因素在内的特征因素变化特性的全面描述和预测以及对模型预测精度的进一步提高。采用本文方法及传统方法分别对江苏太湖水华特征因素监测数据进行建模预测,结果表明,基于本文方法的水华特征因素预测结果与实测结果更相符、预测平均误差绝对值更小。     

基于社团多特征融合嵌入表示的时序链路预测方法

时序动态网络在静态网络基础上综合了时间属性的概念,包含了网络结构的复杂性、动态性等内涵,是研究复杂网络链路预测问题的较优思维对象,因在现实世界中具有较高应用价值而备受关注。目前大部分传统方法研究对象仍局限于静态网络,存在对网络时域演化信息利用不充分、时间复杂度较高等问题。结合社会学理论,提出一种基于社团多特征融合嵌入表示的时序链路预测方法,该方法的核心思想是通过分析网络动态演化特性,在社团范围内学习节点的嵌入表示向量,融合多特征以衡量节点间连边的生成概率。利用网络集体影响力的方法对节点和连边的权值进行计算,基于集体影响的连边权值进行社团划分,将网络划分为若干个社团子图,得到基于集体影响的相似性指标。在社团范围内,利用有偏的随机游走,结合梯度优化的Skip-gram方法获取所有节点的嵌入表示向量,得到基于社团范围游走的相似性指标。融合节点的集体影响、社团范围节点的多个中心性特征和学习到的节点表示向量,得到多特征融合的相似性指标,3 种新指标都可以用于衡量节点之间形成连边的概率。对比基于移动平均、嵌入表示、图神经网络等经典时序链路预测方法,在 6 个真实数据集上的实验结果表明,所提基于社团多特征融合的方法在 AUC评价标准下取得更优的预测性能。     

基于Storm的电网时间序列数据实时预测框架

对电网运行产生的时间序列数据展开实时预测研究,提出基于Storm平台和ARIMA模型的预测框架。分析不同类型电网时序数据的特点,预设拟合模型以降低模型构建的盲目性,缩短预测时间,同时设计基于HBase的新型时序数据存储模式加快数据检索速度。通过对海量的时序数据源进行并发预测,比较不同数据样本对预测值的影响并实时分析预测误差。经实例从预测精度、运算速度、占用资源3个角度验证了该框架的有效性与实用性。     

手机数字基带处理芯片中的静态时序分析

本文首先以Synopsys公司的工具Prime Time SI为基础,介绍了ASIC设计中主流的时序分析方法:静态时序分析及其基本原理和操作流程;接着分析了它与门级仿真之间的关系,提出了几个在TDS-CDMA数字基带处理芯片设计中遇到的疑难问题,并解释其原因;最后,介绍了TDS-CDMA数字基带处理芯片中的静态时序分析过程。     

面向无传递性安全策略的语法信息流分析方法

传统的语法信息流分析方法均基于实施机密性安全策略的信息流格模型,而格关系的传递特性使得该方法不能用来分析实施无传递性安全策略的系统的安全性。提出一种新的标识隐蔽信息流的语法信息流分析方法,该方法对实施具有传递性和无传递性安全策略的系统均适用。将信息流语义附加在每条语句之后,定义一种称为信息流时序图的图结构来刻画信息流发生的时序关系,给出了基于源程序的信息流时序图的构造方法,提出了一种基于时序图的隐蔽信息流的标识算法。另外,针对并发程序的并发特性,提出了一种简化信息流时序图的方法,在该方法下只要考虑并发进程之间特定的交互次序即可,而不需要考虑所有可能的交互方式。     

基于锁存器路径的静态时序分析在第三方验证中的应用

随着可编程逻辑门阵列（FPGA）设计规模的扩大,静态时序分析可有效减轻时序仿真的负担,缩短项目周期。常见的静态时序分析(STA)多是基于触发器（FF_Based STA）,对触发器的STA算法研究已经比较成熟。但FPGA综合后网表可能会产生锁存器,而锁存器的STA与触发器的STA在算法上存在差异。为保证在FPGA产品第三方验证工作中对STA路径分析覆盖率达到100%,有必要对基于锁存器的时序分析（Latch_Based STA）做研究。阐述了锁存器“时间借入”与“时间借出”的概念。分析了“锁存器宽裕时间(slack time)”特性,绘制了其函数图。在某FPGA第三方验证项目中使用STA 工具Prime Time（一种计算机模型分析工具）,分别对由“时间借入”、“时间借出”而导致“时序松弛”和“时序收紧”两种情况做了计算和分析,对STA路径分析覆盖率达到了100%,满足了第三方验证要求。     

基于递归神经网络的风暴潮增水预测

风暴潮增水的准确预测能极大地减少人员伤害和经济损失,具有重要的实用价值。传统的风暴潮预报方法主要包括经验和数值预报,很难建立起相对准确的模型。现有的基于机器学习风暴潮预报方法大都只提取出静态数据间的关系,并没有充分挖掘出风暴潮数据背后的时序关联特性。文中提出了一种基于递归神经网络的风暴潮增水预测方法。本文对风暴潮时序数据进行特定的处理,并设计合适结构的递归神经网络,从而完成时序数据的预测。相较于传统的BP神经网络,递归神经网络能更好地应对时序数据的预测问题。将该方法用于潍坊水站的增水预测中,结果表明,相对于BP神经网络,递归神经网络能得到更好的预测结果,误差更小。     

基于状态转移图的箭载软件时序控制测试用例生成方法

为提升箭载嵌入式软件测试的效率和质量,本文专门针对箭载软件时序控制这一测试需求,提出了一种基于状态转移图的测试用例自动生成算法设计方法。具体分析步骤为首先分析时序控制特性,其次选取状态转移图来表征,自定义所需图元属性以及图元关系、触发条件全面性与一致性的约束条件从而保证模型合理性；再次采用基路径覆盖、转移对覆盖、条件元覆盖三种覆盖准则相结合方式实现测试用例的自动生成；最后以某箭上软件全飞行周期时序控制为基础,多次结果表明该方法生成的软件测试用例可完全覆盖时序控制功能和性能需求,验证了方法的有效性和稳定性,可为箭载软件自动化测试工程化实践提供一定的借鉴。     

静态时序分析在数字集成电路设计中的应用

介绍了静态时序分析在数字集成电路设计中的应用,并以100M以太网卡芯片设计为例,具体描述了以太网卡芯片设计中的静态时序分析流程及其时序问题。     

基于特征融合的抽油机井检泵周期预测

检泵周期是反映抽油机井工作情况的重要指标,准确预测检泵周期对提高油井产能和经济效益具有重要意义。针对油田检泵周期预测准确率低等问题,提出一种基于特征融合抽油机井检泵周期预测方法。该方法引入SVR提取油田数据的静态特征,利用卷积神经网络学习油田数据的动态特征,引入多模态压缩双线性池化对静态特征和动态特征进行融合,利用判别模型训练融合特征实现检泵周期的准确预测。实验结果验证了该模型的有效性和可行性。     

基于时序分解与CNN的车间能耗预测方法

针对涂装车间能耗数据的复杂性以及动态性,仅根据历史能耗数据难以预测未来能耗的问题,提出基于贝叶斯估计的时序分解与卷积神经网络(TSDCNN)的车间能耗组合预测模型.该方法利用时序分解对车间能耗原始数据的周期和长期趋势成分进行建模;采用贝叶斯估计算法对各成分模型参数进行最优估计,解决能耗数据的动态性和不确定性的问题.选取温度、湿度、节假日等3个因素与周期和趋势成分作为卷积神经网络输入量,得到最终预测结果.以某汽车制造企业涂装车间的能耗数据进行实验,通过与传统的回归方法ARIMA、SVM、LSTM等进行比较,结果表明,该组合预测方法在能耗预测准确率上有较大的提高.