流水线技术在FPGA设计中的应用

本文讨论了在FPGA中设计流水线加法器、乘法器和16阶低通滤波器的设计方法,并以一个16阶低通FIR滤波器设计为例,对该方法设计的加法器、乘法器和滤波器进行性能对比,说明了给出的流水线方法能较好地提高运算速度.     

一种改进的高速Reed-Solomon译码算法及其FPGA实现

对欧几里得译码算法做了进一步的改进．根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工怍速度、减小电路面积，设计了高速Reed—Solomon译码器．设计的流水线全并行有限域乘法器，有效解决了传统译码器的速度性能瓶颈．在新的译码器架构基础上，设计了译码器的门级电路，用Xilinx的VirtexⅡ XC2V1000进行了实现和仿真。获得了理想的成果．     

通用乘法器IP核可测性设计研究

为了改善所研制的运动视觉系统芯片(SOC)中乘法器IP的可测性，采用基于内建自测试的方法，在外围增如改进的线性反馈移位寄存器和多输入特征寄存器，对乘法器IP内部进行测试．所实现的测试结构对乘法器的内部结构和运算速度影响很小，而且测试结构所占的比例也很小．仿真实验的结果表明，这种乘法器IP的可测性设计方法对提高测试覆盖率非常有效．     

基于FPGA的一维DCT算法设计与实现

介绍了一种8点一维DCT的优化算法,并在FPGA上进行设计实现.通过采用流水线设计、移位相加乘法器等措施,有效地减小了FPGA的资源占用量,提高了运算速度.并在MaxPlus Ⅱ软件上进行了仿真和性能分析,验证了该设计的有效性和正确性.     

一种高性能快速傅里叶变换的硬件设计

针对现有架构中复数乘法器普遍存在关键路径较长且硬件效率低下的问题,设计了一种高性能单路延时反馈结构的基2²快速傅里叶变换．利用旋转因子乘法中一个乘数为常数的特点,提出用常数乘法器替代传统复数乘法器的方法来实现旋转因子乘法．另外,还提出了一种新型常数乘法器设计方法即系数放大法,通过将旋转因子常系数放大的方法使相应常数乘法器所需的加法器数量减少到最低,减小了硬件资源消耗的同时也进一步缩短了关键路径,提高了硬件效率．文中设计的16点快速傅里叶变换在0.18μm工艺下的最大时钟频率可达710MHz,面积约为0.12mm²; 对比其他构架,在Xilinx Virtex-4上所需slice数量减少8％,单位面积吞吐率约提高了1倍; 在Xilinx Virtex-5上所需LUT数量减少44％,单位面积吞吐率约提高了1倍．     

流水线技术教学初探

结合高校实际和社会需求,在计算机系统结构课程中的流水线技术教学中,引导学生联系已有知识展开新知识的学习,增加和突出微机上常用的新的系统结构和流水线技术,引入DLX虚拟处理器实验来开展流水线的设计与实现,并注意贯通课程内容,介绍系统化流水线技术,以期提高流水线技术的教学效果。     

硬件描述语言VHDL在数字系统设计中的应用

VHDL语言作为一种新型的硬件描述语言，主要用于数字电路与系统的描述、模拟和自动设计，是当今电子设计自动化（EDA）的核心技术．文章通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法，并通过仿真实现预定日的．结果表明，VHDL语言在数字系统设计中具有硬件描述能力强，设计方法灵活等优点，从而大大降低了数字系统设计的难度，提高了工作效率．     

FPGA乘法器在电能集中采集系统中的应用

设计了3种基于FPGA的乘法器,结合乘法器在电能采集中的应用,介绍了一种基于FP-GA乘法器的多路数据采集系统,给出了硬件原理框图,讨论了不同乘法器在该系统中的应用.各乘法器设计使用VHDL语言,并在QuartusⅡ中完成设计和仿真.     

FPU中一种高速乘法运算电路的设计与实现

在FPU的设计中，乘法运算电路是设计高精度高速度的乘法电路的重要部分，对提高整个FPU的性能具有重要的意义。通过对浮点处理单元(FPU)的体系结构的分析，比较了速度和规模分析并行通用乘法器之间的优缺点，结合FPU整体设计以及兼顾速度和规模，提出一种不同于通用乘法器设计的方法。该方法采用指数、尾数两条数据通道，用基-4的Booth算法和桶形移位寄存器，通过迭代完成乘法计算，并用VerilogHDL语言编写模块。用Modelsim进行仿真验证。这种方法速度快、占用硬件资源少，适于在FPU中实现，也可以做为一个独立的乘法器使用。     

JPEG离散余弦变换的FPGA硬件实现

本文基于FPGA设计了JPEG图像压缩中的离散余弦变换（DCT）,通过改进算法,优化结构,在合理利用硬件资源的条件下,有效挖掘出算法内部的并行性。设计了并行查找表结构的乘法器,采用了流水线优化算法解决时间并行性问题,提高了运算速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明：文中所提出的算法在速度和资源利用方面均达到了较好的状态,可满足实时JPEG图像压缩的要求。     

高速整数开方电路的流水线设计

对一个位宽为32位整数的开方硬件电路的结构进行设计,介绍了应用流水线技术设计了一个高速求平方根电路,考虑FPGA的内部结构,对采用流水线技术之后占用的硬件资源进行了分析。提出了利用流水线实现开方问题的新算法,在一个时钟周期内对32位整数进行处理,计算出相应的平方根和余数并送出,在算法上具有精度高、速度快、易实现等优点。与传统的算法相比,它完全避免了除法的迭代,从而开方速度提高了一倍左右。     

基于FPGA的Golay码编译码器

短波信道中存在突发随机错误,为提高短波通信的可靠性,设计了一种基于FPGA的Golay码编译码器,用于纠正这种随机错误。编码器中编码工作由Golay码生成矩阵完成;译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错。为充分利用Spartan-II芯片的硬件资源,编译码器采用了流水线方式与并行方式,并提高了系统时钟频率。该设计既有专用ASIC电路的快速性,又有DSP器件的灵活性。波形仿真结果表明了该Golay编译码器设计的正确性。     

一种快速浮点乘法单元的设计与实现

以自主设计的图形处理单元(Graphic Processing Unit,GPU)所需求的浮点乘法处理能力为目标,设计并实现了6级全流水线的单精度浮点乘法器,其部分积生成采用修正的Booth编码算法,部分积压缩采用4-2和3-2混合Wallace树结构。使用Synopsys的VCS完成待测设计的功能验证,使用Design Complier工具在0.13um工艺库下实现设计综合,可以达到2.7Gflops的处理速度,符合图形处理器的要求。     

60路32kbit／s ADPCM ASIC中高速浮点乘法器的设计

根据国际电信联盟标准Ｇ．７１２，我们进行了６０路３２ｋｂｐｓＡＤＰＣＭ系统的开发研制工作。本文论述了该系统大规模专用集成电路设计过程中高速浮点来法器的实现方法：主要是速度与规模矛盾的解决，浮点数与定点数之间的变换，尾数与指数部分的处理以及其它一些硬件实现方面的问题。     

改进的直接I型IIR数字滤波器的DSP实现

数字信号处理(DSP)具有并行的硬件乘法器、流水线结构以及快速的片内存储器等资源,其技术广泛地应用于数字信号处理的各个领域.主要介绍用DSP处理器实现IIR数字滤波器的改进设计,结果表明,通过对IIR数字滤波器结构的改进,降低了量化误差,确保了输出波形的精确度,达到了预期效果.     

管道当量直径的计算

就我国现行的、在流体力学设计计算中通常采用的流速当量直径及流量当量直径, 在矩形管道单位长度摩擦阻力的换算进行研究。从理论上对两个定义下的矩形管道单位长度摩擦阻力进行了分析和论证。结果表明, 对于同一设计条件下的矩形管道, 当分别采用流速当量直径和流量当量直径在管道单位长度摩擦阻力线算图中查找矩形管道单位长度摩擦阻力时, 所得结论并不相等。这样, 其他设计方案结论的最优化也难以保证。     

基于DA算法的二维离散余弦逆变换的ASIC设计

　Aim　To present an ASIC design of DA-based 2-D IDCT. Methods In the design of 1-D IDCT is utilized a Chen-based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reducing the hardware amount and in enhancing the speed performance. Results and Conclusion VHDL simulation, synthesis and layout design of system are implemented. This 2-D IDCT ASIC design owns best timing performance when compared with other better designs internationally. Results of design prove to be excellent.     

黏弹性管道中气液两相瞬变流实验及模型

为了给管道安全设计提供建议,以及使基于瞬变流理论的管道故障检测技术在黏弹性输水管道中得以应用,对黏弹性管道中气液两相瞬变流进行研究.首先,在重力流有机玻璃管道中进行快关阀气液两相瞬变流实验.其次,以离散蒸汽空腔模型(DVCM)和离散气体空腔模型(DGCM)为基础,用体积含气率对瞬变流波速进行修正,建立两个将非稳定摩阻和管壁黏弹性影响考虑在内的一维气液两相瞬变流模型.实验和模型结果表明:在初始流型为泡状流的低压系统中,DVCM能准确模拟实验波速,而DGCM求得的平均波速值比实验波速大.在模拟初始流型为泡状流的瞬变流时,DVCM模拟结果与实验值吻合得很好,而DGCM模拟结果的最大峰值更大,对管道设计来讲更为安全;在气液两相瞬变流过程中,气体的可压缩性使得管壁的黏弹性效应对压力的衰减作用大为削弱,导致非稳定摩阻的影响不可忽略,且由于气体存在使得整个瞬变流过程中压力衰减变慢.     

基于FPGA的数字PID控制器研究

用常规的方法在FPGA上实现PID控制器,要消耗大量的乘法器、加法器和存储器,FPGA的硬件资源不能被合理地利用,而且能耗高。研究在FPGA上采用直接DA(DA-Ⅰ)及改进的DA(DA-Ⅱ)算法,实现数字PID控制器。DA-Ⅰ算法用的加法器、LUT单元和延时模块等,较常规方法要节省许多硬件资源;DA-Ⅱ算法,能进一步减少各单元模块的使用,并应用两级流水线技术,降低能耗。通过对DA-Ⅰ和DA-Ⅱ两种算法实现的PID控制器的比较,在硬件资源、处理速度、复杂程度和能耗等方面,探讨了改进后的PID控制器的性能。     

FPGA在油气管道泄漏噪声监测系统中的应用

管道泄漏监测与控制技术已经成为管道安全运行的关键问题。目前人为破坏导致的管道泄漏已占相当的比例。管道在运行过程中有正常的运行噪声和环境因素产生的噪声 ,也有管道泄漏和在管道上从事破坏活动所产生的噪声。如何实现对不同噪声信号的精确采集 ,并将采集到的信息实时进行数据传输 ,是对管道泄漏点进行准确定位 ,确保管道安全运行的关键问题。运用现场可编程门阵列 (FPGA)所具有的巨大的I/O带宽和高速的运算能力 ,实现了对噪声监测系统的设计。系统以FPGA为核心 ,将数据采集、数据存储处理及数据通信等功能模块 ,集成在一块FPGA内 ,大大提高了系统的集成度。实现了实际意义上的片上可编程系统 (SOPC)。经过测试证明了系统工作稳定可靠 ,达到了设计要求