快速锁定频合器解决方案的分析与实现

跳频通信系统中频率合成器的频率转换速率直接影响到系统的抗干扰能力.文章对锁相环频率合成器的锁定时间进行了分析与仿真,介绍了各种途径频率转换快速锁定的解决方案,采用其中的基于DDS分数分频的锁相环频合器方案,实现了S波段宽带跳频频合器测试,结果表明:在频率间隔为500 MHz时,相位锁定时间为110 μs,且相噪低、频谱纯度高,可大大提升系统性能.     

C波段宽带高速跳频频率源的设计与实现

针对高速跳频通信系统的需求,设计并实现了一款工作在C波段、带宽为1 GHz、步进为3 MHz的宽带频率源。该频率源采用DDS激励PLL方案,用FPGA控制DDS实现低频段的小步进跳频,再用乒乓式锁相环进行倍频得到最终输出。采用2路DDS基准时钟来保证杂散指标,并对跳频时间和相位噪声等指标进行简单预算,得到整个系统最大跳频时间小于1μs,相位噪声优于-106 d Bc/Hz/10 k Hz,杂散优于-60 d Bc。     

一种C波段跳频频率源设计

采用直接数字频率合成激励锁相环方案,基于现场可编程门阵列串行高速控制方式,设计并实现了一种低杂散、低相位噪声的C波段雷达跳频频率源。通过对有源环路滤波器参数和印制电路板的优化设计,使相位噪声和杂散等关键指标得到了极大改善。对系统设计方案、m序列发生器、跳频时间和相位噪声模型做了详细的理论分析和估算。测试结果表明：在7.5 GHz处,相位噪声≤-100 dBc/Hz@100 kHz,杂散电平≤-65 dBc,跳频时间≤10 μs,输出功率>10 dBm,实测结果满足产品的设计指标要求。     

X 波段快速跳频频率综合器的设计与实现

本文主要以频率合成器在毫米波探测器中的应用为背景,对快速、高稳定、低相噪、小体积频率源进行研究。 首先,本文介绍了设计方案及其优点,并且着重分析了环路带宽的选择对频率源建立时间和相位噪声对系统的影响, 设计实现了一套模块化的适用于毫米波探测器中的频率源系统,本文使用了乒乓式的锁相环保证了快速的跳频时间和 低相位噪声,使用了matlab 分析跳频本振的跳频时序,并且分析振动实验的结果。     

X波段锁相混频频率合成器设计

提出了一种低相噪、低杂散的X波段捷变频频合器的设计方案.首先利用P波段数字锁相环产生跳频基准信号,并通过精心选择器件和优化设计环路滤波器改善相噪和杂散性能,再与X波段频标信号上变频,产生所需信号.测试结果为相位噪声≤-91 dBc/Hz@10 kHz,杂波抑制≤-72 dBc,捷变频时间≤90μs.     

Ka波段低相噪锁相倍频源设计

在通信系统中,频率源的相位噪声和频率跳变时间对系统的指标有重要影响。为了满足通信系统性能日益提高的需要,设计了一种低相噪快速跳变频率源。分析了各种频率源信号产生方式的优缺点,使用AD公司的鉴相器和国产定制VCO,采用锁相方式产生大步进和小步进2种信号,混频得到Ku波段信号,倍频滤波得到Ka波段信号。详细分析了各项指标的设计,仿真了锁相源的相位噪声和跳频时间,讨论了影响杂散的因素及解决办法。测试结果表明,该频率源输出频率范围为30~31 GHz,跳频时间为22μs,相位噪声为-97.0 d Bc/Hz@10 k Hz,达到同类产品较高水平。     

直接数字频率合成技术及其在短波通信中的应用

直接数字频率合成技术是一种新型频率合成技术。由于它具有相位噪声低，换频时间短，频率步进小等优点，可以短波和超短波频段上实现快速跳频，增强通信系统的抗干扰能力。     

快速跳频频率合成

跳频通信具有抗干扰能力强,保密性好等优点,已被广泛地应用于通信、雷达、电子战等领域。此系统的关键是其快速跳频频率合成器,本文以跳频速度为中心,对实现快速跳频的频率合成方法进行了综合、分析、讨论,并提出了几种快速跳频频率合成方案。     

基于高次谐波体声波谐振器的微波跳频源研究

频率信号源已经成为现代通信系统的核心部件,是决定系统性能的关键设备。采用MEMS 工艺实验制备了Al-ZnO-Au-Sapphire 结构的高次谐波体声波谐振器(HBAR),基于HBAR 的高Q值、多模谐振特性,研究实现了高性能的微波点频源及压控形式的跳频信号源,相对于传统的晶体振荡器和DDS+PLL 的跳频源技术,电路设计简单,所需硬件数量极少,相位噪声低。测试结果显示:微波点频源输出频率2.962GHz,输出功率-5.15dBm,相位噪声达到了-112dBc/Hz@10kHz,频率稳定度小于等于8.9×10-5;跳频信号源跳频带宽56 MHz,步进频率为14 MHz,压控灵敏度为14MHz/1.8V,频率转换时间短,在导航、通信系统中将得到广泛应用。     

基于谐波混频技术的宽带频综的设计

基于谐波混频器的启发,结合一些相关文档资料的成果,提出了谐波混频的宽带频率合成方式.通过对谐波混频原理进行明确的分析,将谐波混频与频率合成进行了实践性的结合,给出了一种宽带小步进低相位噪声频率综合器的实现方案,并对综合器的相位噪声和杂散抑制指标进行了理论分析.试验证明,基于谐波混频技术的综合器具有优异的相位噪声和杂散抑制性能.对宽带低相位噪声频综的设计具有一定的借鉴意义.     

AD9858在捷变频频率合成器设计中的应用

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径,用TMS320VC5409控制AD9858得到宽带、低相噪、高SFDR(无杂散动态范围)的输出信号.文中详细阐述了高性能DDS芯片AD9858的主要性能及其应用方法,着重说明了AD9858时钟电路的设计、调试方法,并给出了用PN9000相位噪声仪测试的结果.该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能, 经过实际应用达到了比较满意的效果.     

AD9858在超短波无线电通信领域中的一种应用

介绍了AD9858在超短波无线电通信领域中的一种应用.基于AD9858设计一种频率合成器,该频率合成器采用"DDS 倍频"的方案,具有相噪低、跳速快等优点,可用于超短波无线电通信系统.     

基于DDS的岸防雷达频率合成器

本文介绍了一种针对于岸防应用背景,基于DDS技术的低相噪、低杂散、宽频带、捷变频X波段频率合成器的具体实现方法。文中利用DDS技术,替代了以往倍频、分频、混频等的常规方法,产生出P波段中频频标信号,以及时宽/带宽多种可变的线性调频信号。     

基于DDS技术的X波段频率合成器

介绍了DDS的基本原理及其杂波分布,分析了影响杂波的主要因素,提出了利用DDS技术实现X波段密跳点频率合成器的方案和实验结果。此合成器的输出信号带宽1G、跳频间隔1MHz、偏离载波1kHz处的相位噪声可达105dBc/Hz、宽带杂波抑制优于60dB,具有宽带宽、低相噪、高杂波抑制,小步进等特点。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

基于DSP控制的直接数字频率合成器的实现

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径。提出了使用TMS320VC5409高速DSP作为控制电路，由DDS芯片AD9858构成宽带、低相噪、低功耗数字频率合成器的方案。详细阐述了AD公司最新的内部时钟可达1GHz的高性能DDS芯片AD9858的主要性能及其在快速捷变频频率合成器设计中的应用方法。给出了具体的超宽带应用电路和最终的测试结果，并对如何提高DDS频谱纯度进行了探讨。该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能，经过实际应用达到了比较满意的效果。     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。     

基于AD9858的快速捷变频频率合成器的设计

选用内部时钟可达1GHz的高性能直接数字合成频率源DDS芯片AD9858作为核心器件设计频率合成器，采用DDS DSP SAWO的设计方案，设计成功905MHz低相噪、高稳定度的声表面波振荡器为AD9858提供参考时钟，整个系统采用高性能的DSP作为控制电路。文中详细阐述了AD9858芯片的主要性能及其在快速捷变频频率合成器设计中的应用方法。     

V波段小型化低相噪频率综合器

本文研究了一种V波段超小型低相噪频率综合器,研制了L段捷变频频综、Ku波段取样锁相源、上变频组件、倍频器等四个小型化组件.为了得到较低的相位噪声和捷变频速度,本捷变频频综采用上变频-倍频方案,其中DRO PLS保证低相位噪声性能,L波段捷变频频综保证捷变频功能.该频综尺寸为100×80×30mm³,相位噪声低于-86dBc/Hz(1kHz),捷变频时间小于40μs,杂波抑制优于-60dBc.     

一种短波频率综合器的研制

主要介绍了一种由DDS+PLL方案实现的短波频率综合器的设计过程,对整体方案和主要电路设计都进行了较为详细的阐述,并最终对关心的指标进行了实际测试,使该综合器具备了步进小、频带宽、相位噪声低、杂散抑制高等特点,达到了预期的效果,为今后短波频率综合器的发展提供了一些可以借鉴的经验。