B3G MIMO-OFDM系统的定时同步算法实现

为降低在定时同步算法实现时,截位对性能的影响与定时同步算法实现的复杂度,对定时同步实现时的内部子模块进行了讨论,对通过现场可编程门阵列(FPGA)实现定时同步算法的复杂度,按照单位时间内乘、加次数的方法进行了分析,并对多个定时同步模块间的关系进行了研究,提出了一种OFDM系统定时同步实现的自适应多点截位方法与2种MIMO-OFDM系统定时同步算法的简化实现方案,对实现方法在Xilinx公司的VirtexII Pro系列FPGA中的资源使用情况进行了统计,并在B3G TDD试验验证平台上进行了验证．验证结果表明,该实现方案可用于B3G TDD MIMO-OFDM系统定时同步算法的硬件实现．     

OFDM电力线载波通信系统的定时同步改进方法

讨论了正交频分复用（OFDM）电力线载波通信系统的定时同步方法,在传统算法的基础上,提出了一种针对多径情况下的定时同步的改进算法. Matlab仿真结果表明,该算法可以明显改善电力线载波通信系统在多径信道下的系统性能,并具有复杂度低、硬件开销少等特点.     

多天线正交频分复用的频偏估计算法研究

针对基于多入多出技术和正交频分复用技术(MIMO-OFDM)相结合的分布式系统能够很好的利用多径效应提高天线分集接收性能的特性,提出一种基于IEEE802.16m的分布式MIMO-OFDM系统频偏估计方案,给出分布式MIMO-OFDM系统中抗多天线干扰的解决方法,并对原有频偏估计算法进行改进。在MIMO-OFDM系统环境下的仿真结果显示,改进算法可降低算法复杂度,其总体性能相对于传统算法有较大改善。     

易于硬件实现的OFDM系统采样频率同步算法

分析了正交频分复用（OFDM）系统中采样频率偏移对系统性能的影响,提出了一种在频域进行估计和校正的采样频率同步算法.该算法易于硬件实现,与采用最小二乘法（LS）的估计算法相比可以减少20%的硬件资源,提高1倍的工作速度.根据IEEE 802.11a无线局域网（WLAN）标准进行了算法仿真和现场可编程门阵列（FPGA）上的硬件实现研究.仿真结果表明,无论是在高斯白噪声（AWGN）信道还是多径信道下,该算法均可以有效地对采样频率偏移进行校正,使系统性能符合标准要求.通过在FPGA上的硬件实现以及使用Xilinx的Chip scope Pro进行的在线实时验证表明,该算法可以在占用较少硬件资源的条件下,实时、连续地对信号进行处理,可以作为一个完整OFDM基带处理器的子模块.     

OFDM 定时同步设计与FPGA实现

提出了一种基于滑动窗能量检测来实现OFDM定时同步的算法,并阐述基于FPGA实现的过程。为了避免符号之间的干扰（ISI）,通常在信号的起始位置添加保护间隔。该算法利用保护间隔信号能量最小的特点来寻找符号定时同步点。该算法分为粗同步和细同步,通过改变滑动窗的长度,两次寻求滑动窗内信号能量最小值,来确定最佳的符号定时起点。仿真结果表明,该算法具有良好的估计精度。同时给出该算法面向硬件平台的实现方案,具有复杂度低、便于工程实现的特点。     

基于蛙跳算法的MIMO-OFDM功率自适应分配

为找出多输入多输出正交频分复用MIMO-OFDM(Multiple-Input Multiple-Out-put,MIMO-OFDM)系统较优的功率分配方案,将蛙跳算法引入MIMO-OFDM系统中,基于误比特率性能最优化的原则,以提高系统的误比特率性能为出发点,利用蛙跳算法对MIMO-OFDM系统的功率分配进行优化,仿真结果表明,通过蛙跳算法的优化,MIMO-OFDM功率自适应系统的算法得以简化,实时性得以提高,性能得到改善.     

近似解相关多用户检测算法的FPGA实现

简要介绍了近似解相关（AD）多用户检测算法，通过对算法的分析。建立了该算法的实现框架，给出了用FPGA技术实现该算法模块的详细方案，并从实际硬件量的角度分析了其复杂度。最后以DSP2621EA评估板为基本硬件平台对该方案进行测试，测试结果和理论分析基本吻合，说明了该方案是可行的。     

基于FPGA的精确时钟同步方法

为实现分布式系统高精度同步数据采集和控制的实时性要求，提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议，采用硬件描述语言（VHDL）和现场可编程逻辑门阵列（FPGA）设计时间戳截获、晶振频率补偿、时钟同步算法等模块，为嵌入式实时控制系统构架高精度的硬件时钟同步方案，该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证，实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度，长期运行结果验证了系统同步精度的稳定性.     

利用子块二维优化组合降低MIMO-OFDM系统峰均比

针对MIMO-OFDM系统高峰均比问题,文章提出一种利用频域子块在空时二维进行优化组合的方案.该方案基于时隙中存在多个OFDM符号的系统,将位于不同天线、不同时刻的多个OFDM符号在频域分成多个子块,每个子块变换到时域后,在空时二维进行优化组合,选择具有最低峰均比的组合进行发送.该方案利用空时二维自由度,同时降低MIMO-OFDM系统中多个OFDM符号的峰均比.为了降低计算复杂度,给出了2类低复杂度的次优算法.仿真表明,对于512个子载波的MIMO-OFDM系统.当峰均比降低概率为10~(-4)时,该方案能够获得3.9～4.9 dB的峰均比降低增益,比空间移位算法多获得1～2 dB的性能增益.     

一种易工程实现的数字接收系统定时同步算法

为解决数字接收系统的定时同步问题,提出了一种易于FPGA实现的数字接收系统定时同步算法。该算法通过计算时域基带过采样信号的瞬时功率,可以快速确定瞬时功率最大值所对应的样点,该样点即为最佳采样点。最后,以QPSK信号为例,在FPGA平台上对算法进行了实现,实现结果证明了该算法的有效性。该算法直接在时域进行,具有速度快、易于FPGA实现等优点,亦可用于对其他数字信号进行定时同步。     

一种快速的OFDM定时同步算法研究及其实现

同步对于OFDM系统来说是很重要的一个环节,一种基于IEEE 802.11a 标准的数据帧结构的双延时自相关算法,通过MATLAB仿真,在高信噪比环境下可以快速而准确地完成定时同步,而无需进行符号定时同步能准确找到OFDM系统的解调窗,同时给出定时同步算法的具体FPGA设计方案.通过采用状态机、复用等设计方法,设计的系统在资源和速度上都得到优化,可便于工程应用.     

基于FPGA的四翼超混沌系统同步及其保密视频通信

对广义增广Lü四翼超混沌系统进行分析,采用非线性控制同步方法实现该超混沌系统的自同步,理论分析所设计的非线性同步控制器的正确性和有效性。对该超混沌系统及其非线性控制同步进行FPGA硬件电路设计与实现,硬件试验结果和数值仿真结果及理论分析结果一致。提出一种基于该超混沌系统非线性同步的混沌掩盖保密视频通信方案,并对该保密通讯方案进行field programmable gate array硬件试验,试验结果表明:该保密通信方案有效、可行,并具有良好的保密性。     

MIMO-OFDM系统中高性能同步算法

利用所有发送天线同时发送的移位正交chu序列对已有的定时和频偏估计算法加以改进,提出了一种在多径衰落信道下具有高精度的快速多入多出-正交频分复用(MIMO-OFDM)系统定时和频偏估计新方法．分析表明,新方法具有定时准确检测概率高和小数频偏估计准确的优点,并且利用该算法可以在时域直接估计整数频偏,无需进行FFT运算,从而降低了系统同步的计算量．新算法的有效性在AWGN和第一径不是最强径的多径衰落信道下得到了验证．     

OFDM基带处理系统的设计与实现

通过分析OFDM基本原理及系统的基本结构,对早期模型进行改进,根据自顶向下的设计概念,从系统级上完成了各个功能子模块的划分,给出了系统方案以及关键技术的实现方法。在设计中同步采用基于循环前缀的联合同步算法,峰均功率比抑制采用加扰方法,信道估计采用基于导频的方法。使用Verilog HDL硬件描述语言编写底层代码,在Quartus II9.0开发平台上进行仿真和时序分析,完成OFDM基带处理系统的设计。从设计中可以看出,使用FPGA实现OFDM算法切实可行。     

猝发式直扩系统伪码同步技术的FPGA实现

针对短时猝发式直扩系统中大频偏情况下伪码捕获和跟踪问题,该文提出了一种基于扫频、数字匹配滤波器和数字延迟锁定跟踪环的伪码同步方案,并基于FPGA平台进行硬件实现.试验结果表明该方案可以满足系统设计要求.     

降低B3G系统中MIMO接收机复杂度的方法

为降低MIMO(多入多出)接收机的FPGA(现场可编程门阵列)实现对资源的消耗,对V-BLAST(垂直-贝尔实验室分层空时码)译码算法进行了简化。使用位宽缩减技术减少算法实现所占用的资源。同时利用符号保护截止技术保障定点运算的性能.仿真显示其性能接近于Golden译码算法,同时复杂度相比Golden译码算法大大降低.对实现方法在Xilinx公司的VirtexII Pro系列FPGA中的资源使用情况进行了统计,并在B3G TDD (时分双工)实验验证平台上进行了验证.结果表明:该实现方法可用于B3G TDD系统的MIMO接收机的硬件实现.     

主动队列管理算法的现场可编程门阵列硬件实现方案

提出了主动队列管理(AQM)算法的现场可编程门阵列(FPGA)硬件实现方案,以提高算法的执行速度和实时性,降低路由器的资源占用。编写了串口通信程序来实现FPGA与软路由器(IPCop)的数据传输,并将该实现方案应用于随机早期检验(RED)算法。实验结果表明,在硬件层面上实现了FPGA与路由器的通用通信接口以及RED算法快速、有效的拥塞控制功能,为FPGA实现其他AQM算法提供了一种有效可行的方案。