共查询到10条相似文献,搜索用时 15 毫秒
1.
介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s-1的数据传输速率,平均功耗为3 mW。 相似文献
2.
提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。 相似文献
3.
轨到轨输入预放大级是LVDS接收器设计的关键点之一,一般差分放大器只能满足有限的共模输入范围。结合LVDS接收器的特点,提出了一种接收器轨到轨输入级的电路设计,采用Chartered 0.18μm CMOS工艺和BSIM3V3模型,对电路进行了共模扫描、交流分析和瞬态分析,结果表明,该输入级电路在1.8V电源电压、500Mbps的传输速率下性能良好。 相似文献
4.
设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。 相似文献
5.
研究了深低温环境下MOS管与LVDS驱动电路的工作特性。与常温环境相比,LVDS电路在77 K环境下的输出电流更大,导致输出差分信号幅值增大。MOS管在77 K低温环境下的载流子迁移率为常温下的3倍,导致器件电流增大。根据低温条件下器件变化特性的数据分析结果,调节电路结构与器件参数,设置多档可调参考电流,并调节LVDS输出信号于标准范围内。采用标准0.35 μm CMOS工艺进行流片验证。结果表明,LVDS驱动电路在77 K环境下工作时,共模电平为1.2 V,电压摆幅为400 mV。 相似文献
6.
7.
基于0.18μm SiGe BiCMOS工艺,设计了一种用于10位200 MHz高速流水线模数转换器的CMOS LVDS收发电路。该收发电路由发射器(TX)和接收器(RX)组成。发射器通过带共模反馈的闭环控制电路,将0~3.3 V的CMOS信号转换成(1.2±0.35)V的LVDS信号。接收器采用一个轨至轨预运算放大器保证LVDS信号的完整接收,并实现一定的增益,之后由迟滞比较器和输出缓冲器实现对共模噪声的抑制以及信号驱动能力的提高,最终正确恢复出CMOS信号。仿真结果表明,在400 MHz脉冲输入下,收发器可以稳定工作在3.3 V电源电压,总功耗仅为22.4 mW。 相似文献
8.
9.
低电压差分信号(LVDS)是串并转换电路(SerDes)的一种主流接口技术.本文设计并实现了一种适合于8B/10B编码串并转换电路的LVDS接收器(Receiver).本设计的指标完全兼容IEEEStd1593.3-1996标准.它支持最大0.05 V至2.35 V的共模电平输入范围,最小100 mV的差模输入,能够在至少40英寸FR4带状线上达到1.6 Gb/s的接收速率,平均功耗3 mw.电路设计基于0.18μm1.8 V/*3.3 VCMOS工艺,同时采用了3.3 V器件和1.8 V器件. 相似文献
10.
KevinMeCrory 《今日电子》2003,(1):5-5,7
由于技术的集成度与日俱增,而电子系统也日趋复杂,因此我们更逼切地需要寻求一个可以大量传送数据的可靠方法。无论数据的传送是在芯片之间、电路板之间,还是在机架之间,低电压差分信号传输(LVDS)技术都是极受欢迎的解决方案,适合许多不同的应用。符合LVDS标准图线分配给多个桥接式接收器共用。LVDS(ANSI/TIA/EIA-644-A)标准在1995年制定及采纳。这种技术具有很多优点。LVDS芯片一般可采用3.5mA电源所提供的电流模式驱动器输出,以驱动设有100Ω终端电阻的差分线路,为接收器提供约350mV的电压。一般来说,1.2V补偿电压会产生±350… 相似文献