嵌入式系统中PCI总线仲裁器的设计与实现

描述了PCI总线仲裁的原理和仲裁算法,阐述了用可编程器件实现总线仲裁的具体方法,并实现了一个双主设备仲裁器。     

两级循环优先算法在PCI仲裁器上的实现

循环优先仲裁算法具有现实公平的特点,介绍了两级循环优先仲裁算法,并给出了该算法在PCI总线仲裁器上的实现方案。将PCI总线主设备分为优先权不同的四个层次,通过对各层次总线主设备的检测实现仲裁。由于采用了设备申请号寄存器组记录总线状态,避免了复杂状态机的设计,该方案可灵活应用于不同数量设备的PCI系统,具有很好的可扩展性。     

自调整附加权动态仲裁算法

基于总线的SoC存在多模块对总线的抢占问题,仲裁机制可解决抢占引起的冲突和竞争,提高系统性能,为此提出一种自调整附加权动态仲裁算法.首先在每轮仲裁开始时预先判断工作环境,针对不同工作环境改进请求信号,判定工作重点是快速响应或复杂目的带宽分配;然后结合RR仲裁算法和FP仲裁算法的优势完成仲裁.在NINP模型下,采用65 nm CMOS工艺的Xilinx Virtex5进行验证的结果表明,与传统的仲裁算法相比,文中算法具有更好的带宽分配功能,避免了"饥饿"和"独占"现象,总线利用率提高了11.3%~56.3%;该算法逻辑简单,容易实现,能满足多种环境下基于总线的SoC应用.     

基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列（FPGA）设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则．选用分布式仲裁结构．利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计．实现基于FPGA的PCI总线仲裁器。     

基于EPLD的PCI总线仲裁器的设计与实现

以自行研制开发的 ＰＣＩ高速总线背板为背景,系统地论述了 ＰＣＩ总线的仲裁机制、总线的缺省占用、仲裁信号协定及优先级仲裁算法,给出了采用 Ｅ Ｐ Ｌ Ｄ实现仲裁器功能的编程设计。     

基于I2C总线技术的多处理器系统设计

本文主要研究了I2C总线技术在多处理器领域的应用.简要阐述I2C总线及其数据收发技术;重点解决了多个处理器共用总线时数据传送问题--包括总线上的通信仲裁和处理器间数据收发的软件实现;并将基于I2C总线的多处理器模型应用在单元控制器领域.     

CAN网络层次化动态调度策略设计与实现

CAN总线是一种基于消息的事件触发通信服务,主要应用于汽车、机器人等实时通信系统.CAN总线上有多个节点互相独立工作,当多个节点访问总线时出现消息碰撞,由于CAN总线采用按位仲裁算法决定节点访问总线的优先级,导致低优先级节点访问失败,而高优先级节点继续传输消息,这种方式导致低优先级节点饥饿现象而丢失消息,因此CAN总线调度算法随之被提出.目前调度策略已从静态发展到动态,但是随着节点的增多,系统维护和调度难度增加,单条总线调度策略难以维持系统性能需要.因此本文考虑将系统中的节点挂载到多条CAN总线上构成CAN网络,针对CAN网络提出了一种层次化的动态调度算法,将节点优先级仲裁分为：单条总线本地优先级仲裁和系统全局优先级仲裁,确定系统优先级最高的节点,使其进行数据传输.利用MATLAB中的Stateflow工具,建立分层动态调度模型,依据CAN总线数据传输机制和仲裁机制,设计实现了节点模块、总线模块、函数模块等,在总线模块实现了两级调度.实验结果表明,本算法在增加了节点总数目的基础上,满足高优先级节点传输且避免了低优先级节点的饿死现象.     

多总线多处理机系统总线仲裁方案的分析与比较

本文分别提出多总线多处理机系统采用轮流优先级和循环优先级仲裁的分析模型。轮流优先级仲裁方案采用概率分析,循环优先级仲裁方案采用变更状态和参数分析。分析模型被用来对这二种不同仲裁方案进行性能分析和比较。某些结果表明循环优先级仲裁的总线访问延迟最小。     

一种实用的VXI总线寄存器基接口电路的设计

在介绍VXI总线协议的基础上,通过对器件寻址、端口地址译码、DTB总线仲裁和中断仲裁等几部分工作原理的分析,提出了一种VXI寄存器基接口电路的实现方法,并给出了用可编程逻辑器件实现的过程。该接口电路已在多种VXI寄存器基器件中得到应用。     

PCI总线仲裁器的设计及实现

本文简要介绍了PCI总线的仲裁机制,完成了PCI总线仲裁器核心的设计、实现。通过ModelSim进行了软件仿真,最后在XILINX公司的FPGA上加以了验证。     

Arbitration and Control Acquisition in the Proposed IEEE 896 Futurebus

The proposed IEEE 896 backplane bus for multimicroprocessor systems synchronizes processes to arbitrate between devices seeking control of the bus simultaneously.     

MPEG-2编解码卡I/O控制状态机研究与设计

系统地阐述了MPEG-2编解码PCI卡局部系统与主机存储器数据传输控制中总线仲裁、设备选择、IDMA接口控制器I/O状态机设计与实现的技术，着重探讨了局部系统I/O控制状态机层次划分技术、异步状态机进程间通信技术，双进程并行状态机间同步技术，不同时钟频率的功能单元协同通信的状态机设计等设计。     

一种利用动态分析的嵌入式应用托管方案

固件托管(Firmware Rehosting)是一种对嵌入式设备的软硬件进行建模和仿真,并在仿真环境中运行和分析嵌入式设备软件的技术. 现有的基于全系统仿真的固件托管方案只能预防性地修复已知的软硬件依赖问题,而无法解决未知的问题.为应对这一现状,提出了一种由动态分析辅助的固件托管方案FirmDep.在托管过程中,该应用记录被分析的嵌入式设备应用的执行轨迹和系统状态.若目标应用无法被成功托管,FirmDep对执行轨迹进行信息提取和系统状态补全,并使用多种执行轨迹分析方法识别和仲裁应用的环境依赖问题.基于PANDA和angr实现了FirmDep的原型系统,并使用217个来自真实设备固件的嵌入式Web应用对其进行了测试.结果表明FirmDep可有效识别嵌入式设备应用的环境依赖问题,提高固件托管的成功率.     

对称多处理器系统CPU转换机制研究

多个ＲＩＳＣ微处理器构成的对称多处理器系统正在成为多机并行系统的主流产品。在对称多处理器系统中,所有处理器的地位都是相同的,所有的系统资源都具有相同的可访问性,系统依据仲裁算法自动调度处理器访问控制权。通过分析当前多处理器系统的代表机型Ｓｐａｒｃ２０的加电自检程序,对多机系统的处理器转换机制进行了研究,给出了其切换时机和实现过程的算法描述。     

基于CAN总线的煤矿实时通信协议研究

根据煤矿监控系统中周期数据和非周期数据对时间的不同要求,在CAN总线非破坏性优先权逐位仲裁规则的基础上,提出一种节点传递法则,有效地减小数据碰撞的概率,解决帧传输延时的不确定性,提高信道的使用率和传输数据的实时性,介绍该实时通信协议,给出例外事件的处理方法,讨论并分析帧最大传输延时的具体计算方法。     

基于状态仲裁的锁位防碰撞算法

结合动态后退式算法,提出一种基于状态仲裁的锁位防碰撞算法。融合锁位和多状态的思想,对搜索到的卡号进行锁位判断,在搜索过程中不断对卡号完成状态分割,在2个准备态直接仲裁出2张卡,并对其进行数据操作,从识别次数和传输位数方面分析算法的性能。仿真结果表明,该算法能减少识别次数和传输位数,节省搜索时间。     

网络隐息系统应用方案

信息隐藏技术在数字化领域的安全保护中有着广阔的应用空间.但在具体应用中,安全并不是某一种技术就能完全保障的.通过对信息隐藏系统的理论、体系模型及典型算法等的研究,提出了基于安全套接字层(OpenSSL)技术的网络隐息系统.该方案通过CA认证机构保障隐息服务的安全性,保障客户浏览器和Web服务器间应用层数据加密等安全服务,具有高效性、可裁决性等特点.     

Multicore Resource Management

Current resource management mechanisms and policies are inadequate for future multicore systems. Instead, a hardware/software interface based on the virtual private machine abstraction would allow software policies to explicitly manage microarchitecture resources. VPM policies, implemented primarily in software, translate application and system objectives into VPM resource assignments. Then, VPM mechanisms securely multiplex, arbitrate, or distribute hardware resources to satisfy the VPM assignments.     

视频解码芯片中DDR SDRAM控制器的设计

介绍了高速DDR SDRAM控制器没计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求，给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。     

The virtual magistrate

If mere ever was a glimmer of hope for me utopian paperless law office, it has long since vanished. Gone are the notions of unlimited online access to court dockets, filing of briefs over the Internet, and fully stocked cyber law libraries. In their place has come the Virtual Magistrate Project, a joint venture of the Cyberspace Institute, the American Arbitration Association, the National Center for Automated Information Research, and the Villanova Center for Information Law and Policy. The Virtual Magistrate is the first rapid-response, online dispute resolution system designed to arbitrate on issues of online messages and postings.