全耗尽CMOS/SOI工艺

对全耗尽CMOS/SOI工艺进行了研究,成功地开发出成套全耗尽 CMOS/SOI抗辐照工艺.其关键工艺技术包括:氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术.经过工艺投片,获得性能良好的抗辐照CMOS/SOI器件和电路(包括101级环振、2000门门海阵列等),其中,nMOS:Vt=0.7V,Vds=4.5～5.2V,μeff=465cm2/(V*s),pMOS:Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm2/(V*s).当工作电压为5V时,0.8μm环振单级延迟为45ps.     

部分耗尽CMOS/SOI工艺

对部分耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套部分耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :PBL (Poly- Buffered L OCOS)隔离、沟道工程和双层布线等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、 5 0 0 0门门海阵列和 6 4K CMOS/ SOI静态存储器 ) .其中 ,NMOS:Vt=1.2 V ,BVds=7.5— 9V ,μeff=42 5 cm2 / (V· s) ,PMOS:Vt=- 0 . 9V,BVds=14— 16 V,μeff=2 40 cm2 /(V· s) ,当工作电压为 5 V时 ,0 .8μm环振单级延迟为 10 6 ps,SOI 6 4K CMOS静态存储器数据读取时间为 40 ns     

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽 SOI( FDSOI) CMOS器件和电路经过工艺投片 ,取得良好的结果 ,其中工作电压为 5V时 ,0 .8μm全耗尽 CMOS/ SOI1 0 1级环振的单级延迟仅为 45ps;随着硅层厚度的减薄和沟道长度的缩小 ,电路速度得以提高 ,0 .8μm全耗尽 CMOS/ SOI环振比 0 .8μm部分耗尽 CMOS/ SOI环振快 30 % ,比 1 μm全耗尽 CMOS/ SOI环振速度提高 1 5% .     

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽SOI(FDSOI)CMOS器件和电路经过工艺投片,取得良好的结果,其中工作电压为5V时,0.8μm全耗尽CMOS/S0I101级环振的单级延迟仅为45ps;随着硅层厚度的减薄和沟道长度的缩小,电路速度得以提高,0.8μm全耗尽CMOS/SOI环振比0.8μm部分耗尽CMOS/SOI环振快30%,比1μm全耗尽CMOS/SOI环振速度提高15%.     

0.5μm部分耗尽SOI NMOSFET热载流子可靠性研究

对0.5μm部分耗尽SOI NMOSFET热载流子的可靠性进行了研究。在Vds=5V,Vgs=2.1V的条件下,加电1 000s后,宽长比为4/0.5的部分耗尽SOI H型栅NMOSFET的前栅阈值电压的漂移(ΔVt/Vt)和跨导的退化(Δgm/gm)分别为0.23%和2.98%。以器件最大跨导gm退化10%时所对应的时间作为器件寿命,依据幸运电子模型,0.5μm部分耗尽SOI NMOSFET寿命可达16.82年。     

薄膜全耗尽SOICMOS器件和电路

对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps     

0.1μm SOI槽栅pMOS器件特性

制造了栅长0.1μm,栅氧厚度5.6nm,栅槽180nm的SOI槽栅pMOSFET.给出了器件的转移特性和输出特性.在Vds=-1.5V时,其饱和漏电流为380μA,关态泄漏电流为1.9nA;在Vds=-0.1V下的亚阈值斜率为115mV/dec,DIBL因子为70.7mV/V.实验结果表明,0.1μm SOI槽栅pMOSFET比同尺寸体硅槽栅pMOSFET拥有更好的电流驱动能力和亚阈值特性.     

0.8 μm PDSOI CMOS器件和环振电路研究

研究了0.8μm部分耗尽绝缘体上硅(PDSOI)CMOS器件和电路,开发出成套的0.8μmPDSOI CMOS工艺.经过工艺投片,获得了性能良好的器件和电路.其中,当工作电压为5 V时,基于浮体SOI CMOS技术的0.8μm 101级环振单级延时为49.5 ps;基于H型栅体引出SOI CMOS技术的0.8μm 101级环振单级延时为158 ps.同时,对PDSOI CMOS器件的特性,如浮体效应、背栅特性、反常亚阈值斜率、击穿特性和输出电导变化等进行了讨论.     

高速全耗尽CMOS/SOI2000门门海阵列

本文对全耗尽CMOS/SOI 2000门门海进行了研究,阵列采用宏单元结构,每个宏单元包括2×8个基本单元和8条布线通道,其尺寸为:92μm×86μm.2000门门海阵列采用0.8μm全耗尽工艺,实现了101级环形振荡器和4~128级分频器电路,在工作电压为5V时,0.8μm全耗尽CMOS/SOI 101级环振的单级延迟为45ps.     

薄膜全耗尽SOI CMOS器件和电路

对全耗尽SOI(FD SOI)CMOS器件和电路进行了研究,硅膜厚度为70nm.器件采用双多晶硅栅结构,即NMOS器件采用P+多晶硅栅,PMOS器件采用N+多晶硅栅,在轻沟道掺杂条件下,得到器件的阈值电压接近0.7V.为了减小源漏电阻以及防止在沟道边缘出现空洞(Voids),采用了注Ge硅化物工艺,源漏方块电阻约为5.2Ω/□.经过工艺流片,获得了性能良好的器件和电路.其中当工作电压为5V时,0.8μm 101级环振单级延迟为45ps.     

陶瓷釉用TiO_2光催化剂的制备研究

制备了SiO2-TiO2和SiO2-ZrO2-TiO2复合光催化剂,并将其加入到陶瓷釉料中,结果表明,SiO2-TiO2,SiO2-ZrO2-TiO2复合粉体经1323 K煅烧后仍具有较好的光催化活性;但用SiO2改性的TiO2粉体添加到陶瓷釉料中,经1323K煅烧后,由于釉料中碱金属及碱土金属等离子的侵蚀,TiO2全部转变为金红石相,所制得的陶瓷釉料不具有光催化活性;而采用ZrO2-SiO2共同改性TiO2粉体添加到陶瓷釉料中,经1323 K煅烧后,TiO2基本上仍以锐钛矿相存在,所制得的陶瓷釉料具有良好的光催化活性;最后对改性TiO2粉体和光催化釉料的光催化机理进行了讨论.     

4.2K低温扫描隧道显微镜的研制及2H-NbSe2中电荷密度波的观测

本文详细描述了自行设计和研制的４．２Ｋ低温扫描隧道显微镜的结构和性能,并报导了利用这台低温扫描隧道显微镜在４．３Ｋ下对２Ｈ－ＮｂＳｅ２单晶中的电荷密度波及高温超导体Ｂｉ２Ｓｒ２ＣａＣｕ２Ｏ６＋δ单晶电子隧道谱的观测结果。     

K_2O-B_2O_3-SiO_2/Al_2O_3 LTCC复合基板材料性能研究

采用K2O-B2O3-SiO2玻璃与Al2O3复合烧结,制备了K2O-B2O3-SiO2/Al2O3低温共烧陶瓷(LTCC)复合基板材料,研究了不同组分含量对体系微观结构和性能的影响。结果表明,复合基板材料的相对介电常数εr和介质损耗均随着Al2O3含量的增加而增加,当Al2O3质量分数为45%时,复合基板材料的介质损耗为0.0085,εr为4.55(1MHz)。抗弯强度可达到160MPa。     

信息安全体系模型研究

信息安全体系是信息安全解决方案和工程实施的依据和参照。作为信息安全建设的指导方针,安全体系的设计应该体现出可靠性、完备性、可行性和可扩展性等项原则。通过对信息安全体系发展历程的研究,分析不同体系的优缺点,提出了一种新的信息安全体系模型,并简要介绍了该模型的设计思想,以及与现有信息安全体系模型的关系。这种信息安全体系模型更加符合信息安全体系设计的要求,可以作为各类组织信息安全建设的参考。     

Li_2O-B_2O_3-SiO_2掺杂低温烧结CLST陶瓷的介电性能

通过Li2O-B2O3-SiO(2LBS)玻璃的有效掺杂,低温液相烧结制备了16CaO-9Li2O-12Sm2O3-63TiO(2CLST)陶瓷。研究了LBS掺杂量对其烧结性能、相组成及介电性能的影响。结果表明:通过掺杂LBS,使CLST陶瓷的烧结温度由1300℃降至1000℃,且无第二相生成。随LBS掺杂量的增加,tanδ显著降低,τf趋近于零。当w(LBS)为10%时,CLST陶瓷在1000℃烧结3h获得最佳介电性能:tanδ为0.0045,τf为4×10–6/℃,虽然εr由105.0降至71.0,但仍属于高εr范围。     

sol-gel法制备Yb_2O_3掺杂纳米SnO_2及气敏性能研究

以SnCl_4·5H_2O与柠檬酸为原料,采用sol-gel法制备了掺杂质量分数w(Yb_2O_3)为0~1.0%的Yb_2O_3-SnO_2纳米粉体。利用XRD、TEM等测试手段分析了粉体的微观结构,采用静态配气法测试了由所制粉体制成的气敏元件对NO_2、Cl_2、H_2、H_2S、乙醇、甲醛等气体的气敏性能。结果表明:用该法得到的粉体颗粒粒径小,且均匀;工作温度为100℃时,由掺杂w(Yb_2O_3)为0.4%的SnO_2粉体,在烧结温度600℃制得的气敏元件,对体积分数为30×10–6的NO_2的灵敏度最高可达18224,且该元件具有较好的响应–恢复特性,响应时间和恢复时间分别是20s和15s。     

基于不同介质材料的AOTF特性研究综述

基于不同介质材料的AOTF(声光可调谐滤波器)具有不同的性质及应用场合.目前应用于紫外、可见光和红外波段的AOTF主要以α-SiO2、TeO2和TAS( Tl3AsSe3)为介质.为了得到性能更优的AOTF,人们一直在探寻新型双折射晶体材料来代替α-SiO2和TAS.文章汇总并讨论了近年来人们针对基于TeO2、KDP(...     

掺CeO2纳米MnO2非对称超级电容器的研究

采用化学共沉淀法制备出超级电容器用掺CeO2的MnO2电极材料,通过XRD、SEM对样品进行了表征,研究了掺杂量对MnO2电极稳定性能的影响。结果表明,产物主相为α-MnO2,粒度分布较均匀,在50～100nm;在6mol/L的KOH电解液中,该掺杂MnO2电极材料具有优良的电容行为和循环稳定性能。当掺CeO2量为10%(与MnO2的质量比)时,在电流密度为250mA/g时,比电容量达257.68F/g;循环500次,容量仅衰减1.18%。     

掺钛和锆改性的钙硼硅系微晶玻璃之性能

以TiO2、ZrO2为改性剂,制备CaO-B2O3-SiO2系微晶玻璃。对其烧结和介电性能进行了研究,并采用XRD,SEM对微观结构进行了探讨。结果表明:添加适量的TiO2或是混合添加TiO2、ZrO2均能改善CaBSi系微晶玻璃的性能。混合添加比单一添加TiO2更有效。结合材料的烧结性能、介电性能和微观结构,以840℃烧成的添加w(TiO2)为2%、w(ZrO2)为2%的试样性能最佳,其εr为7.1、tanδ为3×10–3,在20~400℃之间的热膨胀系数为7.8×10–6℃–1。