电机控制的DSP芯片设计

我们根据电机控制的原理，为数字电机控制设计了芯片。微处理器采用在一个机器周期完成一条指令、四级流水的DSP内核；在数字电机控制模块(PWM模块)中，设计了包括：产生控制数字电机的PWM电路，控制避免上下路同时导通的死区发生电路，用于反馈电机转子的位置和速度信息的捕获单元；设计了SPI(串行同步通讯)、SCI(串行异步通讯)，和A／D转换器。     

电机控制的MCU芯片设计

根据运动控制和电机控制的功能和特性，本文为数字电机控制设计了带有微处理器的芯片。微处理器采用两个机器周期完成一条指令、与M51系列兼容8位微处理器；在数字电机控制模块(PWM模块)中，设计了包括：产生控制数字电机的PWM电路，控制避免上下路同时导通的死区发生电路，用于反馈电机转子的位置和速度信息的捕获单元；通讯口设计了SPI(串行同步通讯)、SCI(串行异步通讯)；A／D、D／A转换器；设计了一套统一安排的中断系统；8位与16位的内核与外设转换模块。     

基于FPGA的智能串口模块设计

基于FPGA的智能串口模块用于扩展3U Comapct PCI工业控制计算机的RS232串行接口。智能串口模块在硬件设计采用FPGA,在FPGA内部实现NiosⅡ软核,作为处理器实现串行通讯的智能控制功能,通过设计通用异步串行控制器（UART）IP核,实现串行接口的通讯协议,使模块具集成度高、有可灵活配置性、易功能扩展等优点,模块采用处理器管理串行接口的数据收发,从而提高了串行接口数据传输的稳定性,降低了在传输过程中出现数据丢失现象的几率。     

异步串行通信的研究与实现

为提高串行通信在实际应用中的抗干扰能力,设计实现一种异步串行通信方法。通信数据采用差分曼彻斯特编码,根据编码特点获取同步时钟来对传输数据进行解码和接收。本文基于FPGA实现了异步串行通信的发送模块、编码模块、解码模块和接收模块,并对该通信方法进行实际测试验证。测试结果表明,本文给出的异步串行通信方法稳定可行。     

ZR-YB900智能仪表模块串行控制功能的应用

一、ZR-YB900智能仪表模块具有异步串行通讯功能,上位机(如:计算机)可以通过异步串行通讯口对模块进行控制。模块设置具体如下:1.在设置P3、P4端口参数时选择C0-C4参数(见图1),使P3、P4端口设定为异步串行通讯模式,同时也选定了波特率。由图1可见,如设为CO,则波特率为2400,设为C1,则波特率为4800,依此类推。上位机的波特率应与模块波特率相同。     

基于CPLD实现ISA总线异步串口扩展

提出了一种使用复杂可编程逻辑器件(CPLD)实现ISA总线扩展异步串行通信接口的解决方案,分析了CPLD中各个模块的设计要点,着重介绍了数据接收模块和数据发送模块的工作流程.设计的接口扩展模块稳定可靠,实现了PC/104与单片机之间的异步串行通信,证明了方案的正确性.     

基于16C954的异步串行模块驱动设计

介绍了基于16C954的异步串行模块的硬件组成与驱动软件开发,描述了驱动开发过程中的环境搭建、接口设计、框架生成、代码实现以及软件调试,重点对端口打开、波特率设置和数据收发功能代码实现进行了详细说明。经验证,该异步串行模块驱动满足可靠串行通信需求,可实现四串口多线程同步满负荷运行。目前,该模块已成功应用于工业控制等多个领域。     

异步串行通信程序的编制

该文根据异步串行通信的特点,分析了UART8250与MODEM的相互关系,讨论了编制异步串行通信程序中的中断机制、流量控制、数据缓冲等关键问题,并给出了设计例程。     

基于LabVIEW虚拟仪器系统的串行通讯

串行通信由于其本身成本低、接线少以及易实现的特点，在数据采集和控制系统中得到了广泛的应用，利用LabVIEW和串行通讯相结合开发的虚拟仪器通信系统更具有强大的功能和方便用户使用的特点，并且用户可以随时进行维护和功能扩展，打破了传统仪器的一些限制。 本文主要介绍了基于LabVIEW虚拟仪器系统串行通讯的设计与实现。其实现主要分为文本通信模块、实时数据通讯模块、数据的存储及数据的查询模块。     

基于APB总线接口的USART IP核设计与验证

针对传统UART IP核设计中存在的使用场景单一、不能支持同步通信的不足，设计了一款基于APB总线接口的USART外设。采用模块化设计方式通过Verilog语言对APB总线数据传输模块、寄存器组模块、串行数据发送模块、串行数据接收模块、波特率发生模块进行了详细设计，并使用Simvision软件通过UVM验证方法学对电路的异步/同步通信功能进行验证。验证结果表明，设计的IP核在实现异步数据收发的基础上可实现基于SPI协议的同步数据收发，相较于传统的UART IP核设计，具有更强的普适性。     

Application of a transformational software development methodology to VLSI design

Like software development, VLSI design can be modeled as a series of transformations leading from a high-level formal specification to a concrete implementation. Automating such transformations offers a way to improve the correctness of the design process while reducing its cost. This paper addresses the portion of the design process that converts abstract algorithms into functional-level circuits (collections of primitive computational elements and their interconnections). By defining an isomorphism between such circuits and a restricted subset of programs, we can use source-to-source program transformations to map algorithms into circuits. The paper presents example transformations for allocating operations to components, making communication paths explicit, and designing sequential control mechanisms. A prototype implementation has successfully rederived much of the design of a published VLSI graphics display processor.     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法．并分析了JTAG电路中数据传输的路径及电路对速度的影响，以采样指令为例进行了功能仿真。     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法,并分析了JTAG电路中数据传输的路径及电路对速度的影响,以采样指令为例进行了功能仿真。     

对无人机地面站软件设计的两种常用方法的比较

Visual C＋＋和GIS方法是无人机地面站软件设计中的两种常用的方法．通过介绍和评述两种方法的设计理念,对地面站系统软件中的飞行监控功能、串口通信、遥测遥控、数据的接收与发送、地图导航功能、航线规划与航迹操作功能进行不同方法的实现．对两种方法在各个功能领域设计中存在的优缺点进行比较。     

VLSI数据库系统的物理设计和实现技术

在VLSI芯片的设计过程中,所牵涉到的设计数据的数量是巨大的,数据库管理系统则起着十分重要和不可替代的作用。本文依据VLSI设计过程的特点和要求以及设计数据的类型与特征,研讨适用于VLSI CAD系统中的数据库管理系统的物理设计和实现问题,同时给出一个实际设计的VLSI数据库系统的数据模型和组织方式以及物理结构。     

融合Google Earth的无人机遥控遥测地面站设计

针对无人机飞行监测和控制的要求,设计了一款飞行监测和控制的无人机遥控遥测地面站系统软件. 无人机遥控遥测地面站系统软件包括系统调试、航迹规划、飞行监测、视频捕捉和数据回放等功能模块,融合Google Earth COM API二次开发技术基础上运用Visual C++6.0作为系统开发环境,采用模块化理念并嵌入串口通信技术、虚拟航空仪表技术、视频捕捉技术等进行软件开发.     

适用于VLSI设计的LVV数据模型及其数据库管理系统

本文分析了VLSI设计中的数据类型和相互关系,提出了适用于VLSI设计的LVV数据模型,它包含对象、版本、视图和文档四个基本概念,支持面向对象的数据操作,描述设计对象的层次结构和设计衍变过程,且根据模型的语义性可进行数据完整性及描述等价性的控制.LVV系统是建立在LVV模型基础上的数据库管理系统,除上述数据模型所提供的特点外,还具有统一的用户界面和数据共享性好等特点.     

Digit pipelined processors

Digit serial data transmission can be used to an advantage in the design of special purpose processors where communication issues dominate and where digit pipelining can be used to maintain high data rates. VLSI signal processing applications are one such problem domain. We have developed a family of VLSI components that have digit serial transmission and that can be pipelined at the digit level. These components can be used to construct VLSI processors that are especially suited to signal processing applications. One such particularly attractive processor is a structure we call the arithmetic cube. The arithmetic cube can be programmed to solve linear transformations such as convolutions and DFTs, and has nearest neighbor interconnects, regular layout, simple control, and a limited number of interconnections. Regular layout and simple control derive naturally from the algorithms on which the processor is based. Long wires are eliminated by the nearest neighbor interconnect. High throughput can be achieved by pipelining the processor at the digit level. The arithmetic cube is programmable in the problem size n; once implemented for a certain size N, smaller problems can be solved on the same implementation without a loss in performance. In addition, the architecture extends to larger N in a regular and automatic fashion.This work has been supported in part by the Army Research Office under Contract DAAG29-83-K-0126.