多功能计数器的设计

该系统由单片机89S52控制模块,程控宽带放大模块,整形模块,FPGA内频率、相位差测量模块等构成,采用等精度测频法测出频率和周期,可测量有效值为0.01～5 V,频率范围1 Hz～20 MHz信号的频率、周期信号,精度高达10-6。采用计数法测量相位差,该系统可测量有效值0.5～5 V,频率10 Hz～100 kHz信号的相位差,精度为1°。系统功能由按键控制,测量结果实时显示,人机界面友好。     

多功能计数器的设计

该系统由单片机89S52控制模块,程控宽带放大模块,整形模块,FPGA内频率、相位差测量模块等构成,采用等精度测频法测出频率和周期.可测量有效值为0.01～5 V,频率范围1 Hz～20 MHz信号的频率、周期信号,精度高达10-6.采用计数法测量相位差,该系统可测量有效值0.5～5 V,频率10 Hz～100 kHz信号的相位差,精度为1°.系统功能由按键控制,测量结果奕时显示,人机界面友好.     

基于FPGA和DDS技术的正弦信号发生器设计

该系统由FPGA、单片机控制模块、键盘、LED显示组成,采用直接数字频率合成（DDS）,D/A以及实时计算波形值等技术,设计出具有频率设置功能,频率步进为100 Hz,频率范围为1 kHz-10 MHz之间正弦信号发生器。该系统的频率范围宽,步进小,频率精度较高。     

频率特性测试仪的设计

以89C51单片机和FPGA构成的最小系统为核心,实现了一定频带范围内对一个未知四端网络的幅频特性和相频特性的测量。该系统由扫频信号发生器,幅度测量模块,相位测量模块,示波器显示模块等构成。用数字频率合成技术设计扫频信号发生器。用户通过按键测量特定频率的频率特性。扫频测量时,可以选择扫频输出信号的下限和上限以及步进值。示波器显示出幅频和相频的曲线,界面友好。     

正弦信号函数发生器设计

以微控制器和FPGA为核心,基于RTX51编写软件系统,结合必要的外围电路,完成正弦信号发生器的设计,该系统由红外控制模块、键盘输入模块、LCD显示模块,直接数字频率合成模块,信号调制模块组成,根据输入的频率字,能自动产生1kHz～10MHz的正弦波,实现了幅度调制 (AM),频率调制 (FM) 以及二进制信号PSK、ASK等功能.     

等精度频率计的实现

为了克服传统频率测量法不能满足等精度要求的缺点,提出一种基于FPGA的高速等精度频率测量系统的设计方案.系统由等精度频率测量FPGA模块和单片机主控电路2部分组成,利用FPGA实现等精度计数和锁存,单片机完成测量结果的计算和显示.测试结果表明:该系统可以实现1 Hz～20MHz频率范围内的频率测量,测量误差小于2×10<'-6>,并且在整个频率范围内测量精度一致,达到等精度测量要求.     

基于单片机和FPGA的数字示波器的设计

随着电子技术的发展,对电路测量的要求越来越高。提出了一种基于数字示波器原理,以单片机和FPGA为控制核心的数字示波器实现方法。系统由信号调理、程控放大、比较整形和时钟产生、采样控制、测频模块和校准信号产生等模块组成。可测频率范围10Hz到10MHz,幅度范围2mV到20V,垂直灵敏度共11档,扫描速度共21档。实时采样...     

基于FPGA的高效可调频率滤波器

为了有效地改善滤波器的不可调频率系统性能,降低FPGA滤波器资源的消耗,提出基于FPGA的高效可调频率滤波器。该方法首先对可调频率滤波器进行硬件平台设计,硬件平台由单片机模块、FPGA波形模块、幅度模块、数字模型转换模块、低通滤波转换模块以及输入键盘模块和液晶显示屏模块构成。核心模块由MCU提供可调频率控制,以DDS技术产生的波形信号为依据,确定滤波器的信号强度,最后采用分布算法完成滤波器软件设计。实验证明,所提方法能够有效提高可调频率滤波器的准确度。     

一种宽带Chirp-DDS及其FPGA实现

设计了一种宽带Chirp-DDS，并在Altera Flex 10K FPGA上予以实现。该结构包括32位流水线频率．相位累加器和ROM查找表。系统的时钟频率为100MHz，频率切换时间为0.68ps，建立时间为0．8μs，频率分辨率为0．02328 Hz，输出信号的频率范围为DC到40 MHz。     

用于激光调Q技术的高速电光门控系统设计

调制电信号的获取是激光调Q中的关键技术。此系统采用一种新方法获取高速调制电信号——基于FPGA的高速电光门控系统,分为门控脉冲和高压调控两个模块。门控脉冲模块由高速信号放大、FPGA延时、可控传输线延迟3个部分组成。利用FPGA高密度、高可靠性、可反复擦写和可以现场编程、灵活调制的特点,将整个系统的主要控制部分集成在FPGA中,并将延时分为数字延时和模拟延时两部分。然后利用FPGA实现数字延时,可控延时线实现模拟延时。经试验检测,高压部分可以产生重复频率1~9999Hz,步进1Hz,延时范围为0~9999ns,步进为1ns,幅度为8000V,前沿和后沿小于10ns,抖动小于1ns的高压矩形电脉冲,满足各种电光调制系统的需要。     

基于FPGA的信号频谱分析系统

利用FPGA实现了信号的采集与频谱分析系统,对系统进行了模块划分,并分别给出了各模块的设计要点,完成了模拟信号采集模块、快速傅里叶变换模块、存储模块以及VGA显示模块的设计。最后对设计的各模块进行了功能与时序仿真,验证了系统设计的正确性与可靠性。试验表明,该设计可以实现信号的采集、频谱分析与显示等功能,系统稳定可靠。     

音频信号分析仪

以单片机和FPGA为核心的音频信号分析仪,利用傅里叶变换FFT法分析音频信号频谱。该分析仪主要由信号前级调理、有效值检波、采样保持等功能模块组成。频谱测量频率范围为20H加10kHz,频率分辨率达到5Hz。幅度范围（峰-峰值）为10μV-20V。系统设计控制简单,设计成本低,具有很高的实用价值。     

高灰度视频OLED显示控制系统设计与应用

在详细分析AFD公司OLED面板电气特性和各种OLED灰度扫描原理的基础上,对AM-OLED扫描驱动电路进行研究,采用FPGA作为核心控制器件,完成了高灰度OLED视频显示系统设计。系统主要包括DVI接口信号处理模块、内存管理模块和灰度扫描控制模块,其中成像核心模块采用子场扫描工作方式;解码后的DVI信号经过一系列处理,可实时地送到OLED屏上显示,且灰度等级256级和64级可选。视频OLED显示系统实现了240×RGB(H)×320(V)QVGA分辨率,256级灰度显示,帧扫描频率为60～100Hz。电源驱动板共有7个电源输出,可根据外部环境来分别进行调节OLED屏的亮度,以实现OLED高灰度视频显示。     

基于FPGA的液晶控制器设计

介绍了一种基于 FPGA 的集成液晶控制器.系统由显示模块和控制模块组成,显示模块(LEM101)为10 bit 多功能通用型器件,内含看门狗(WDT)/时钟发生器,2 种频率的蜂鸣驱动电路,内置显示RAM,及3-4线串行接口.控制器基于1.5万门 FPGA 芯片(Xilinx XC3S1500),易于扩展和升级.利用 Verilog 语言,在 FPGA 芯片中实现了控制模块的设计,通过 GR-XC3S-1500 开发板验证,本设计完全满足对液晶模块的控制要求,并成功应用于光栅测量显示控制系统中.控制模块由四部分组成:存储、译码、串并转换器、输出控制.文章讨论了设计方法和设计过程,给出了部分 Verilog 代码.此外,本设计还创造性地在电源和 FPGA 芯片间插入低成本元件,满足了液晶上电后,初始化命令的延迟要求,从而节约了 FPGA 的硬件资源.     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。     

基于Flash型FPGA的信号源卡设计

介绍了一种基于Flash型FPGA的多路模拟量信号源设计方法,该系统以ACTEL公司的A3P125-VQ100芯片为核心,实现了系统的软硬件结合。它包括数模转换单元、电源模块、多路模拟开关模块以及运算放大单元等,实现了电源独立的、频率可调的、不同波形的多路模拟量信号源。该系统通过编写程序可以产生正弦波、三角波、方波以及直流波并实现1～500 Hz频率可调。研究的核心内容主要是通过FPGA控制D/A和多路模拟开关,通过D/A产生波形从多路模拟开关中送出,通过拨码开关在1～500 Hz的频率范围内控制选择,并且能够通过示波器观测到相应的频率的波形。     

基于DDS和 FPGA的频率特性测试仪

针对传统频率特性测试仪价格昂贵、体积大、使用不方便等问题提出了基于DDS和FPGA的正弦信号频率特性测试仪。该测试仪由信号源模块、频率相位检测模块、数据处理与控制模块、显示模块4部分组成。该设计采用FPGA控制DDS芯片产生两路相互正交的信号,被测信号与之相乘,经滤波器后检测输出频率、幅度和相位,最后通过显示模块显示。实验结果证明,该频率特性测试仪设计正确可行,且硬件结构简单、体积小、重量轻,能广泛应用于正弦信号的测量,具有较高的应用价值。     

FPGA Implementation of SDR Based CFO Estimation and Compensation Circuit for OFDM System

Based on software defined radio (SDR) architecture, this paper develops a reconfigurable CORDIC vectoring module (CVM) and CORDIC rotation module (CRM) in FPGA to implement the carrier frequency offset (CFO) estimation and compensation circuits of an orthogonal frequency division multiplexing (OFDM) system. The experimental results show that the proposed SDR-pipelined architecture can save power and hardware resource compared with conventional pipelined architecture, because the designed CVM and CRM modules can be reused in the processing modules of CFO estimation and compensation circuit. The performance trade-off for CVM and CRM implemented with different quantized float number in FPGA is presented. Furthermore, the hardware reconfiguration function of CVM and CRM is also validated.