共查询到19条相似文献,搜索用时 312 毫秒
1.
文章给出了TMS320C6000 DSP通过EMIF接口与FPGA的片内接收模块进行数据通信的一个设计方案,DSP将处理完的数据通过EMIF接口传送到FPGA的片内接收模块双口RAM,双口RAM采用PING-PONG结构的设计。双口RAM完成对数据的接收。通过实验测试,该设计方案实现了数据的正确传输。 相似文献
2.
基于IP核双口RAM的FPGA与DSP EMIF的接口设计 总被引:1,自引:0,他引:1
给出了TMS320C30DsP通过EMIF接口与FPGA的片内双口RAM模块进行数据通信的一个设计方案。FPGA将处理完的数据给到片内的双口RAM模块,由DSP通过EMIF读双口RAM的内容;反之亦然。以此完成对数据的发送和接收。通过实验测试,该设计方案实现了数据的正确传输。 相似文献
3.
为了适应嵌入式系统显示终端的图形显示应用需要,提出了一种通用的VGA波形显示系统。依据VGA的显示原理,该系统FPGA内部集成A/D控制模块、双口RAM模块和VGA显示控制模块,利用双口RAM完成了采集数据的缓存,通过VGA显示控制模块读取缓存数据,产生标准的VGA控制时序信号,实现数据的图形显示。测试结果表明:基于FPGA的波形显示系统能够产生正确的VGA接口时序,完成波形数据的稳定显示。该系统具有自主知识产权核,方便移植,为基于FPGA的嵌入式可视化终端提供一种较好的解决方案。 相似文献
4.
5.
在当今的网络中利用TDM来传输以太网承载业务是经常遇到的一种工程应用。基于FPGA设计实现了TDM和以太网MII接口的转换,为实时业务和数据业务的融合提供了一种硬件设计思路。描述了TDM/MII接口的主要特性和TDM/MII接口转换的实现方法。重点介绍了通过TDM和MII的收发处理模块对双口RAM的控制操作实现的接口转换处理流程,分析了CRC的算法。通过计算双口RAM的缓存能力、时延参数等对该模块的性能进行了评估。 相似文献
6.
利用FPGA实现时分多址的方法有很多种,但大多数方法都对FPGA芯片资源的占用非常巨大。针对这一问题,提出一种改进型方法来实现时分多址。通过使用FPGA芯片内部的双口随机访问存储器(双口RAM),利用同一块RAM采用两套时钟线,地址线和数据线,例化双口RAM的IP核后,在占用较少FPGA芯片资源的前提下,信号实现了时分多址格式的传输。通过对程序进行仿真和验证,证明了该算法的可用性,与传统方法相比,芯片资源的占用率明显降低。 相似文献
7.
8.
9.
双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元.IDT7132是2kB的标准双口RAM.文中重点介绍采用以自顶向下方法设计的基于CLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路.本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块. 相似文献
10.
11.
为适应组合导航计算机系统的微型化、高性能度的要求,拓宽导航计算机的应用领域,文中设计了一种基于PC104和可编程逻辑阵列器件协同合作的导航计算机系统。系统主要包括数据采集模块和数据解算模块两部分,给出了PC104与FPGA的片内接收模块进行通信的设计方案。为提高FPGA与工控机之间的数据传输速度,设计了通过共享双端口RAM的方式,实现了工控机与FPGA之间的高速数据交换。从硬件结构和软件设计方面说明了系统各模块的功能以及模块间的通信。 相似文献
12.
在分析LZW算法的基础上,基于FPGA,设计了一个高速LZW压缩算法硬件加速电路,包含异步FIFO、状态机控制和双端口RAM三个主要部分。通过异步FIFO实现提高了数据传输速度;采用精简状态机模块提高了FPGA内部资源的利用率。在Kintex-7 XCKU060平台上验证了设计的正确性和加速特性。实验结果表明,数据压缩速率提升至366 Mbit/s,相比高性能通用处理器平台加速到9.1倍,能效比提升到65.5倍,可满足多种场景下实时无损压缩应用需求。 相似文献
13.
为了提高工业以太网的实时性和确定性,设计出一种基于FPGA的以太网中继器。与传统的以太网中继器相比,该中继器采用FPGA芯片实现数据的处理,具有延时小的特点。该中继器以太网接口部分采用专业的以太网PHY芯片,数据的转发则由FPGA来完成,FPGA程序包括同步检测模块、同步再生模块、双口RAM及中央控制模块等几个模块。实验结果表明,该以太网中继器能兼容IEEE802.3标准以太网设备,与传统的以太网中继器相比,延时要小很多。 相似文献
14.
当前在高速数据采集和信号处理系统中,高速存储器的应用十分普遍,而FPGA片内存储器是大存储量高速存储应用的可行方案。本文在简要说明FPGA片内存储器结构和特性的基础上,介绍了片内存储器的构造和仿真方法,并给出了双端口RAM应用的工程实例。FPGA片内存储器容量大、速度高,其设置灵活,便于升级,能够大大简化系统的设计,完全可以满足高速存储的设计要求。 相似文献
15.
本文设计了一种满足FPGA芯片专用定制需求的嵌入式可重配置存储器模块.一共8块,每块容量为18Kbits的同步双口BRAM,可以配置成16K×1bit、8K×2bits、4K×4bits、2K×9bits、1K×18bits、512×36bits六种不同的位宽工作模式;write_first、no_change两种不同的写入模式.多个BRAM还可以通过FPGA中互连电路的级联来实现深度或宽度的扩展.本文重点介绍实现可重配置功能的电路及BRAM嵌入至FPGA中的互连电路.采用SMIC 0.13μm 8层金属CMOS工艺,产生FDP-II芯片的完整版图并成功流片,芯片面积约为4.5mm×4.4mm.运用基于March C+算法的MBIST测试方法,软硬件协同测试,结果表明FDP-II中的BRAM无任何故障,可重配置功能正确,证实了该存储器模块的设计思想. 相似文献
16.
高速遥感图像压缩系统ZBT SRAM控制器的设计 总被引:2,自引:1,他引:1
针对高速遥感图像数据源的特点,提出了基于FPGA片外ZBT SRAM的双缓冲方案,并实现了ZBTSRAM控制器.该控制器提供FPGA与两片ZBT SRAM之间的接口,通过乒乓操作实现了对高速数据流的无缝缓冲与处理,为压缩处理模块提供了符合流水线算法要求的输入数据.本设计基于Altera公司的Stratix系列FPGA实现,并已在实际中通过验证,满足功能和时序要求. 相似文献
17.
18.
在FPGA上实现Hvr算法可以充分利用FPGA设计的灵活性和快速性,适合高速数字信号处理。提出了一种利用Altera公司提供的MegaCore开发H可模块的方法,并在FLEX10K系列的FPGA上予以实现,给出了设计框图和仿真波形,并对实现原理进行了详细说明。仿真和应用表明,此模块运算速度快,精度高,工作稳定,且设计成本低。 相似文献