基于FPGA的Cholesky分解矩阵求逆

针对在空时自适应处理(STAP)中通常采用Cholesky分解矩阵求逆算法求杂波协方差矩阵的逆矩阵,设计了基于FPGA的并行化Cholesky分解矩阵求逆运算模块的实现架构。该模块分成Cholesky分解子模块、三角矩阵求逆子模块和三角矩阵相乘子模块等三部分,流水执行求逆运算。通过实测与仿真,对矩阵阶数、运算并行度、FPGA占用资源、运算时间和运算精度等要素之间的关系进行了详细分析。     

基于LDL算法的大规模矩阵求逆加速器设计及其FPGA实现

矩阵求逆是工程计算中的基本问题，在大规模MIMO系统、阵列信号处理以及图像信号处理等应用中，大规模矩阵求逆的处理速度对系统性能至关重要，但传统矩阵求逆方法运算复杂度高、并行性低且消耗大量存储空间，不利于硬件加速。针对大规模矩阵求逆硬件加速问题，文中研究了基于LDL分解的矩阵求逆算法，并提出了一种基于该算法的大规模矩阵求逆加速架构。利用LDL分解后三角矩阵对角线元素全为1的特点，对矩阵进行分块迭代设计，减少了求逆运算的计算量，提高了计算速度。文中基于Xilinx Virtex7 FPGA设计实现了该加速器，实验结果表明，在128阶矩阵下，吞吐量达105.2 Inv·s^-1,最高时钟频率达200 MHz。与现有矩阵求逆加速方案相比，该设计占用的硬件资源更少，且具有更高的性能。     

基于FPGA实现快速矩阵求逆算法

Cholesky分解是一种矩阵运算方法。相比传统的矩阵求逆算法,它能够大大简化矩阵求逆的运算量,提高实时性。因此,介绍Cholesky分解原理及方法,并根据这一特性,在FPGA中实现基于Cholesky分解的快速矩阵求逆算法。FPGA具有流水线设计的特点,能够进一步提高接收抗干扰处理的实时性。用Matlab对FPGA实现的各种矩阵规模数据进行仿真,根据仿真结果和FPGA实际资源选取最优的FPGA实现方案。     

改进的矩阵求逆的FPGA设计和实现

通过对上三角矩阵求逆算法的研究,提出一种优化的适合FPGA实现的并行求逆的结构,并运用Verilog硬件描述语言对其建模,通过硬件仿真工具QuartusII对其进行编译仿真,仿真结果表明,改进的并行结构能够在n个时钟周期内完成n阶上三角矩阵的求逆。     

LTE-A系统中下行MIMO检测的设计与实现

基于对MIMO-OFDM系统中信号检测算法的研究,设计了一种适用于LTE-A下行物理层接收机的MIMO检测方案。采用了一种基于子载波顺序检测的思想,针对发射分集和空间复用等传输场景下选取了复杂度较低且性能良好的MMSE检测算法,并给出MMSE检测器的FPGA设计方案。对于矩阵求逆模块,通过cholesky分解简化为下三角矩阵求逆问题并通过脉动阵列实现。最后以XC7Z045为硬件平台,通过仿真验证了该方案的准确性及可行性,该方案现已成功应用到LTE-A空口检测仪表项目中。     

基于QR分解算法的任意阶复矩阵求逆的DSP实现

常用的矩阵求逆方法不易于工程实现,计算软件也无法装备到电子系统中去,文中采用QR分解算法实现了基于ADSP TS201S DSP汇编语言的矩阵求逆。该方法克服了高阶矩阵不易求逆,且效率不高的缺点,实现了任意阶复矩阵的快速求逆运算。仿真结果表明,对于16阶的复数矩阵,该工程方法的计算效率能达到μs级,计算精度能达到10^-4量级。     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

基于Cholesky分解的可配置矩阵求逆FPGA实现

在各种MIMO检测算法中,MMSE算法作为硬件实现复杂度及检测性能相折衷的检测算法被广泛应用。实现MMSE检测最核心的部分是求出对应的权值矩阵。针对4发4收,3发3收,2发2收的MIMO系统的MMSE检测算法,提出了一种基于Cholesky分解,可配置成4×4,3×3,2×2正定Hermitian矩阵求逆的实现方案。该方案易于FPGA实现,且节省了FPGA中的乘法器资源。     

双精度浮点矩阵运算处理器设计

设计的双精度浮点矩阵运算处理器,主要用于满足导航接收机中RTK与Kalman滤波带来的大量、快速矩阵运算需求,也可用于其他适于高精度运算的图像处理等领域。该协处理器支持3~128维矩阵乘法、矩阵分解与矩阵求逆运算,其中矩阵乘法支持AB、ABA^(τ)、A^(τ)BA等运算;矩阵分解支持正定矩阵的LDL分解;矩阵求逆支持基于LDL^(τ)分解的矩阵求逆运算与基于初等变换的矩阵求逆运算。     

基于FPGA的可配置MIMO检测器的设计

本文设计了基于FPGA的吞吐率达到100Mbit/s可配置MIMO检测器,可以根据信道估计模块提供的信道状态信息,实现MMSE和QRM-MLD(基于QR分解和M算法的最大似然检测)两种MIMO检测算法间的切换.本设计基于4发4收的MIMO场景,将MMSE的求逆运算与QRM-MLD的QR分解部分共用硬件资源,在Xilinx的FPGA上实现的结果表明,本设计与两个独立的检测器相比,大大节省了FPGA的乘法器资源和逻辑资源.