CRC-16编码在单片机数据传输系统中的实现

论述了具有并行反馈寄存器结构的 CRC— 16快速编码器 ,在以单片机为数据终端的系统中完成了 CRC— 16快速编码的全过程     

基于递推法的CRC-32校验码并行改进算法

针对在CRC-32校验码生成方法中,固定电路成本高且缺乏灵活性,传统按位串行算法计算速度慢、查表法需要额外占用空间问题,提出了基于递推法的CRC-32校验码并行改进算法。该算法以递推法为基础,根据实际情况中不同的计算速度和占用空间的需求,计算出并行输入任意n位数据时CRC寄存器中新老数据之间的并行逻辑关系,并根据这一逻辑关系修改程序,从而达到在一定占用空间的限制下,最大程度提升运算速度的目的。仿真结果表明,改进算法存储空间小于查表法,有利于小型化、快速化的硬件实现。     

CRC-16算法与FPGA实现

以16位CRC-16校验码为例,在对CRC校验码原理和一般的串行CRC生成算法进行分析的基础上,改进了串行CRC算法,并进一步推导出并行CRC算法。利用QuartusⅡ集成环境和VerilogHDL语言工具将算法转变为校验码生成电路,并进行验证比较,最后在FPGA上进行了硬件电路的仿真和实现。结果表明,并行CRC算法在速度方面明显优于串行CRC算法,但会牺牲较大的硬件空间。     

基于DM642下视频采集压缩系统的技术研究

介绍了一种基于DM642下应用目前最新的H.264视频编码算法实现视频采集压缩系统的方法,主要内容包括视频采集压缩系统的硬件实现平台、windows2000下PCI驱动、H.264视频编码算法标准、DSP软件编程及H.264视频编码算法的实现等,最后给出了H.264视频编码器的性能测试。     

基于嵌入式技术的远程视频监控系统

基于嵌入式技术的远程视频监控系统由网络摄像机,网络视频编码器与视频监控系统构成.其中网络视频编码器是系统中的核心部分,主要由CPU模块、电源时钟模块、控制模块、视/音频采集编码模块和网络模块组成.系统所涉及关键技术还包括视频数据的压缩编码、视频数据的实时传输及嵌入式实时操作系统.     

基于FPGA和ARM核处理器的外设接口

基于FPGA和ARM核处理器的通讯终端与外围设备的硬件接口以S3C4510B为控制核心.终通讯端采用PCM、ARM-DSP、OLED及KEY模块逻辑电路设计,并用ALTERA 1K30扩展和简化S3C4510B外设接口电路及与PCM编码器的接口电路.通过1K30的内部逻辑电路提供控制信号、键盘行列扫描信号、PCM语音编码的时钟信号和各数据交换通道,完成语音数据的串并转换功能.     

基于FPGA的RS编码器设计与实现

通过对通信系统中RS编码器的分析和研究,发现传统的RS编码器存在电路结构复杂,处理速度慢的问题.文中采用了一种新的编码器构造方法,利用生成多项式系数的对称性,在Quartus7.0编译环境下设计了对称结构的RS(255,223)编码器,且使用ModelSim与Matlab相结合的方法对编码器进行调试、仿真、验证.仿真结果表明:编码器性能良好,与已有的该项设计相比,具有速度快和占用硬件资源少的特点.     

某型装备光电轴角编码器检测仪的设计

某型装备光电轴角编码器故障率较高,为了能快速简便地判断光电编码器的好坏,设计了一种基于Arduino新型集成开发环境的光电编码器检测仪,实现了Arduino板与可编程智能液晶触摸显示器终端的通信控制,完成了对光电编码器信号准确的计数,并能判断其好坏。     

基于FPGA 技术的旋转编码器跟踪模拟训练系统研究

为解决制导跟踪模拟仿真训练过程中实装跟踪机构复杂,导致机械加工、角度转换和瞄准控制设计难度较大的问题,设计一种由旋转编码器和可编程门阵列芯片组成的射手跟踪瞄准系统.分析系统组成、旋转编码器角度转换和设计的原理,并给出仿真结果.实际使用结果表明:该系统能实现射手的跟踪角度信息输出和瞄准"十字线"的移动控制,具有结果简单、成本低和操作方便等特点,对提高射手操作能力具有较为重要的意义.     

基于罗兰-C导航系统的数据链方案设计

根据罗兰(Loran)-C导航系统的特点,介绍了一种Loran-C数据链.它是在Loran-C脉冲相位调制的基础上,附加一种新型脉冲位置调制,将Loran-C数据链携带报文信息,并考虑Loran-C导航易受交叉干扰、连续波干扰等的影响.为保证数据的完整性,引入CRC和RS编码.本文分析了该数据链的可行性及应用价值.