中低端微处理器平台软件仿真MMU的设计与实现

嵌入式软件目前已广泛应用于生活和工业中,由于其硬件开发的局限性,在微控制器(单片机)利用软件的方式来仿真嵌入式硬件平台的物理结构和硬件功能目前在工业和软件开发过程中的应用越来越普遍,以软件方式模拟MMU对内存的操作,实现低端微处理器管理大量内存,来代替高端的ARM内核的微处理器能以比较快的速度进行访问的功能,实现应用上层接口比较方便的系统。本文先重点介绍了ARM系列微处理器中MMU的硬件结构、MMU相关的缓存结构以及MMU的事务处理过程。在此基础上对MMU访问的缓存硬件TLB、Cache、WriteBuffer等结构组成和属性进行描述,并进行软件仿真实现。最后针对s3c2440微处理器与MMU所相关的行为给予软件实现,并进行平台测试。     

SPARC V8处理器断点调试的设计与实现研究

以一款 SPARC V8处理器为例,分析了处理器分级存储系统中 Cache 和 MMU 对断点调试实现的影响,提出有效的解决办法,并成功应用到该处理器的调试工具中。该方法也适用于其他具有Cache 和 MMU 的处理器断点调试设计。     

MMU协处理器的一种软件模拟模型

根据ARM926EJ-S处理器中MMU协处理器的硬件结构和工作原理,利用CCD建模方法来描述MMU的体系结构,并用FSM建模方法来描述MMU的取指过程和数据读写过程,建立MMU的软件模拟模型。利用建立的模拟模型,给出了模型在实际工程中的应用并进行了测试实验。实验结果表明,建立的MMU模拟模型能够正确模拟MMU的功能,在工程实践中具有较好的应用价值。     

基于EMSIM对串口模拟的实现与改进

文章采用开放源码的嵌入式功耗模拟器EMSIM(Embedded StrongARM Energy Simulator)实现对嵌入式硬件系统的模拟。首先论述EMSIM的总体设计,详细阐述EMSIM的UART(Universal Asynchronous Receiver/Transmitter)模拟模块的设计与实现,然后提出UART模拟的改进,最后嵌入式Linux在EMSIM上的成功运行与UART的测试,验证了UART模拟模块的设计实现是正确的。     

异构环境下MPI程序Cache访问的单机模拟

Cache模拟工具可以在单机上模拟运行于异构环境下的并行程序的Cache访问。用户依照自己的需求指定Cache模型参数及替换算法，对每个进程中的某一段进行模拟，使并行程序中每个或每组子进程/线程分别对应一个Cache模型，从而同时得到每个或每组子进程/线程的Cache访问参数。使用单机Cache模拟环境降低了并行程序的Cache模拟对实际并行环境的依赖。同时，用户还可以很方便地在其基础上扩展并使用自行开发的替换算法或进程通信模块功能，适应了不同用户对并行程序Cache模拟工具的需要。     

ARM对SDSM操作系统虚地址转换支持研究

单一数据存储模型操作系统(SDSM)是一个新型的操作系统,它只存在一种数据类型-文件,现使用ARM的内存管理单元MMU部件提供的地址映射功能和ARM MMU中所创建的页表的方法,结合单一数据存储模型操作系统中内存管理的特点建立段表,给出单一数据存储模型操作系统在使用ARM一级页表中虚地址地址转换方法,说明ARM可以使用页表对单一数据存储模型OS的虚地址转换提供支持。     

利用虚存管理的思想实现基于SPM的动态能耗优化机制

当代高性能SoC通常引入对程序员透明的片上Cache作为对主存数据的缓冲。然而传统数据Cache受制于其容量与组关联度,因此常出现冲突的问题。本研究通过新引入的、与数据Cache共存的另一款片上存储器SPM来消除这部分冲突。我们提出了一种由MMU管理的、Cache与SPM共存的片上存储器架构。利用虚存管理的思想,将虚拟上连续、物理上离散的程序地址空间段通过的异构片上存储器进行缓冲,从而将容易引起数据Cache冲突的页,在程序执行的过程中重定位到SPM,最终得到了能耗和性能上的收益。     

嵌入式处理器的Cache结构研究

针对嵌入式处理嚣结构的特点，探讨虚拟Cache的结构、性能及实施方法等进行，讨论了Cache的锁定来改进Cache的循环淘汰置换算法的可行性，并对基于ARM架构的嵌入式处理器的Cache结构特点作了介绍。     

面向行业应用的掌上电脑设计与实现

掌上电脑 (Handhold PC)是一种新型的个人信息处理终端 ,以其体积小、便于携带等特点 ,不仅得到了个人消费者的青睐 ,而且在行业应用中也有着巨大的发展潜力 .本文首先介绍了掌上电脑的技术特点 ,然后提出了基于 Stron-g ARM SA- 110 0微处理器的面向行业应用的掌上电脑设计方案 ,并详细阐述了具体实现过程 .     

一种嵌入式系统的滑动Cache机制设计

为了提高嵌入式系统中Cache的使用效率,针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,提出一种滑动Cache组织方案.均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置.采用滑动Cache结构,不但降低了一级Cache的动态和静态泄漏功耗,而且还降低了整个处理器的动态功耗.模拟仿真结果表明,该方案在有效降低Cache功耗的同时能够提高Cache的综合性能.     

填补存储器间距的一种方法——前瞻性Cache

近年来CPU速度的提高远远超过了主存,CPU与主存之间的速度差距（称存储器间距－MeoryGap）越来越大,先进的高性能Cache结构的研究对于提高系统性能显得更加重要;在传统的Cache中,仅仅依靠程序扫行时访存指令流地下的局域性保证较高的Cache命令中率,使得Cache命中率的提高受到限制,本文提出了一种新型的“前瞻性Cache”,对即将执行的指公进行提前分析,并尽可能地在Load类指令尚未实际执行这前将所需的数据预先装和Cache,这样可以提高Cache的命中率,本文阐述了前瞻性Cache结构的方案,提出了定量的评价参数,并开发了软件工具对该结构进行模拟分析,模拟检验证明,这种方法能在不扩大处理机芯片上Cache容量的基础上,进一步提高动态执行中Cache的性能,对于填补存储器间距和提高系统性能可以起到较大作用。     

微处理器存储管理单元的功能验证方法

在分析存储管理单元(MMU)验证方法的基础上设计一种验证专用操作系统(VPOS)。采用静态存储管理、静态用例调度和伪中断处理等技术,为编写可执行、可控制的MMU测试程序提供了软件平台。验证表明,基于VPOS的仿真能在早期的软仿真阶段覆盖94%的MMU设计错误,在FPGA验证中覆盖剩余的错误,保证了移植通用操作系统一次成功。     

SM8260 Cache应用验证的性能测试分析

根据CPU芯片应用验证的方法,给出写通模式下SM8260 Cache应用验证的流程及其硬件平台设计。分析L1 Cache, L2 Cache的初始化过程,对写通模式下的SM8260 L1 Cache, L2 Cache进行基准测试和大数组操作测试。测试结果表明,在大数组情况下,使用L2 Cache在一定程度上可提高嵌入式通信系统的性能。     

微处理器Cache的验证方法研究

在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构造测试场景。采样由Cache引起的微处理器系统总线行为检测验证结果。实验结果表明,该方法方便测试程序开发,减少验证时间。     

Cache模拟系统的设计和实现

Cache即高速缓冲存储器,位于CPU与主存之间,是现代计算机不可缺少的组成部分,其性能的高低可直接影响计算机整体的工作效率.本文用软件模拟硬件的方法,依据Cache的基本工作原理,分析了Cache在不同工作策略下的命中率问题.     

面向数据Cache的片上存储动态优化

提出一种数据Cache片上可重构存储系统,将程序不同阶段利用率低的数据Cache配置为SPM(scratch-pad memory),将访问频繁/冲突严重的数据页映射到SPM,动态降低能耗.在数据Cache要求提高时,再将SPM配置为Cache,提高Cache命中率.利用程序基本块向量法监测、区分程序不同阶段,建立数据Cache数学模型,基于程序运行阶段和时间域分割的Cache相变图统计数据页使用情况,决定放入SPM的数据页.仿真实验结果显示,采用所提出的片上可重构存储系统后,8KB4、16KB4和32KB4路关联Cache,平均能耗分别降低10.15％、11.35％和12.45％,系统性能明显提升.     

一种带偏置的基于相关性分析的Cache一致性协议验证方法

Cache一致性协议作为CC-NUMA系统的硬件基础,在CC-NUMA系统的设计过程中占有举足轻重的地位。对于复杂的CC-NUMA系统,由于其Cache一致性协议十分复杂,通常难以进行形式化验证,而常规的伪随机模拟又存在验证效率低下的问题。本文提出了一种对复杂CC-NUMA系统中Cache一致性协议进行模拟验证的方法。该方法通过对验证覆盖目标进行相关性分析,使用偏置技术对传统伪随机模拟验证方法进行了改进。实际验证结果表明,改进后的方法使得模拟验证覆盖率的增长速率有了明显提高。