基于USB的ARINC429总线接口设计与实现

介绍了基于USB2.0总线的ARINC429接口设计过程,系统的阐述了硬件设计、数字电路的FPGA实现、USB固件设计与驱动程序开发,较好地实现了基于USB通道的ARINC429信号的实时传输.     

基于异步时钟的多片门阵列并行采集模块

针对测控系统中单一FPGA的IO口不足,无法满足高采样率,上百路通道并行采集情况,提出了基于异步FIFO(先入先出队列)存储的多片FPGA大规模并行信号采集模块。该模块通过将多片FPGA采集数字信号的高低状态存储在内建FIFO里,然后将数据编帧存储在FLASH中,通过USB接口与上位机连接。仿真表明:该模块可采集400路数学信号,结构灵活、控制简单、可靠性较高,数据采集通道可根据需要进行扩展。     

DSP超高速语音系统的USB接口设计

多路超高速语音系统中,高速DSPTMS320C6713与USB2.0控制器CY68013的硬件连接选用Slave FIFOs方式,异步读写.其C6713通过通用McBSP0口获得FIFO的空、半满和满等状态信息,通过EMIF接口的CE2空间对CY7C68013进行读写操作.USB2.0数据传输系统的软件则通过固件、驱动程序及应用程序实现.     

基于FPGA的高速数据采集系统设计

介绍了基于FPGA的高速数据采集系统,系统的控制时序、逻辑信号以及对所采集数据的存储均用FPGA来实现。为了达到高速采样的目的,系统搭建了基于USB2.0的接口,由FPGA与芯片CY7C68013实现。介绍了数据采集系统的硬件电路、USB硬件设计以及驱动程序设计。该系统研发周期短,可移植性强。     

基于USB总线的PC机与FPGA通信系统设计

基于USB总线的PC机与FPGA通信系统,采用IFCLK输出内部时钟源的时钟信号,FLAGA-FLAGD用于报告不同FIFO状态.由FPGA判断引脚电平高低决定何时向FIFO读写数据.SLOE作为输出使能,控制FIFO数据端的输出控制.SLRD是FIFO读取数据控制端,在异步方式下,由FPGA输出高低电平控制数据的读取.     

基于FPGA的USB控制器IP核设计

根据USB1．1通信协议，设计基于AlteraFPGA的USB控制器核，包括接口电路设计，USB控制器设计。其接口电路负责连接USB控制器和微控制器，实现微控制器总线与SIE控制总线和EP0总线上的信号转换；USB控制器实现SIE控制、端点、EP0及收发器总线上信号的转换。所有信号都是由采用带清除预置功能的DFF触发器实现的，信号与信号的转换都是由组合逻辑电路来实现的。     

基于USB接口的多通道数据采集仪设计

采甩USB接口芯片CH372实现USB接口功能,并结合A/D转换等电路,设计出应用于机械振动测试方面的多通道数据采集仪.其硬件电路采用模块化设计,包括CH375的接口、单片机及定时器、A/D转换及多路模拟开关电路.系统软件设计分:单片机程序、USB设备驱动程序和主机应用软件3部分.     

基于USB接口的图像采集

基于USB接口的图像采集由CPLD芯片XC95144XL与USB2.0控制器CY7C68013-PV、OV7640及1M SRAM构成,程序以VC 编制.CPLD通过SCCB控制OV7640视频数字输出,为USB2.0提供控制信号.用USB2.0提供的框架函数设计固件,通过应用程序得到USB句柄,向设备驱动程序发送请求,完成控制器数据批传输.     

基于FPGA的1394b光纤总线接口设计

为解决1394b光纤总线在军用车辆领域应用过程中的设备兼容性问题,基于1394b异步传输机制,采用FPGA作为中心处理器完成1394b接口设计。并以实现PC机1394b接口与PC机串口之间通信为例,通过FPGA实现RS232接口连接PC机进行系统性能测试,实现1394b光纤总线与通用总线协议设备的兼容。结果表明,该设计对总线的扩展应用具有一定的作用。     

基于DSP和FPGA的多总线通信接口设计

基于数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)设计了一种嵌入式多总线通讯接口系统,实现了千兆以太网与1553B总线和CAN总线间的数据信息交互。DSP通过上层应用程序实现千兆以太网和1553B总线、CAN总线间的数据转换和处理。在FPGA内完成对1553B总线和CAN总线的逻辑控制和时序转换。对系统的总体方案设计、硬件构成、各模块功能的实现以及软件流程进行了设计和分析。在调试和试验过程中证实该系统通讯实时性强,性能稳定、可靠。     

Real-time Parallel Processing System Design and Implementation for Underwater Acoustic Communication Based on Multiple Processors

ADSP-TS101 is a high performance DSP with good properties of parallel processing and high speed. According to the real-time processing requirements of underwater acoustic communication algorithms, a real-time parallel processing system with multi-channel synchronous sample, which is composed of multiple ADSP-TS101s, is designed and carried out. For the hardware design, field programmable gate array （FPGA） logical control is adopted for the design of multi-channel synchronous sample module and cluster/data flow associated pin connection mode is adopted for multiprocessing parallel processing configuration respectively： And the software is optimized by two kinds of communication ways： broadcast writing way through shared bus and point-to-point way through link ports. Through the whole system installation, connective debugging, and experiments in a lake, the results show that the real-time parallel processing system has good stability and real-time processing capability and meets the technical design requirements of real-time processing.     

SOC在线性调频连续波高度表中的应用

介绍了一种基于数字化SOC平台的线性调频连续波高度表。SOC在XILINX FP-GA中搭建实现,主要包括CPU、中断控制、数字信号处理模块和CAN总线通信协议等模块,所有功能模块都挂接在PLB总线上。高度表使用SOC实现信号处理、目标高度搜索和跟踪模式控制以及通信等功能。采用这种设计的高度表具有集成度高、结构简单和可靠性高等优点。     

基于CPCI 总线的运载火箭脉冲信号多路采集卡

根据运载火箭地面测试的特点与要求,设计了一种运载火箭多路脉冲信号采集卡。采集卡采用FPGA芯片内计数器的方式实时采集多路脉冲信号,并利用PCI9054芯片将采集后的数据通过CPCI总线传输至上位机。采集卡经过试验,结果表明,该设计方案满足要求。与当前运载火箭脉冲信号地面测试设备相比,该采集卡具有体积小、集成度高、可靠性高和占用资源少等优点。     

基于光纤的PC/104 ISA总线接口卡

基于光纤的PC/104ISA总线接口卡,以PC/104模拟工业控制现场控制器,并与FPGA接口合并为ISA总线接口.该接口采用16位数据线,10位地址线,并以非DMA方式提供信息.总线接口板卡负责从ISA总线上得到数据,再经并串转换,通过光收发一体模块发送数据帧到另一端的总线接口板卡上,同时提供另一段总线接口板卡的发送数据为PC104读取.该接口卡FPGA芯片内部VHDL程序含:ISA总线与FPGA接口、串行异步通信发送及接收模块.     

USB2.0通信接口的设计

SB2.0通信接口电路采用两个电阻作抗阻匹配,其CY7C68013芯片内部集成电路用以模拟USB设备断连,上电运行时须将固件程序读入内部RAM中.USB驱动程序设计采用USB总线和功能驱动程序设计,USB固件程序采用C51语言编写,分别由操作系统与设备开发者提供.     

USB与CAN总线的接口设计

USB总线与CAN总线的接口设计,由于CY7C68013A单片机支持USB2.0协议,采用其固件程序处理上位机驱动程序的请求,完成与上位机的USB通讯,并控制SJA1000,完成CAN报文帧的收发.SJA1000的地址、数据总线与CY7C68013A的I/O口相连,利用软件通过I/O口模拟SJA1000的通讯时序.     

PC104-CAN总线在数据通信中的应用设计

为了实现上位机与现场节点之间的通信,设计了基于PC104总线结构特点和CAN总线优点的数据通信系统。系统通过主控单元FPGA和由C8051F040单片机内部的CAN控制器和外部的CAN总线收发器TJA1040组成的CAN总线通信网络,对PC104-CAN总线的数据传输性能进行测试,实现了数据的安全、实时及可靠传输。目前已应用于工控现场使用的测试测量系统中。     

基于FPGA直流伺服电机控制器设计

利用VHDL硬件描述语言在FPGA中设计直流伺服电机控制器.其含4路PWM控制器,每个控制器均分配一个ID,当地址线Address选中某个ID时,表明对该PWM控制器操作.利用ALE、WR信号将地址线信号锁存.电机编码器捕获单元则获得电机码盘信号,再通过总线控制器送给MPU读取,由此判断电机转动速度.