扩展原模图LDPC短码的优化构造

为设计高纠错性能且低复杂度的准循环-低密度奇偶校验(QC-LDPC)短码,提出了扩展原模图的码优化构造方法.在优化的原模图基础上,通过优化删除节点及扩展该模板校验节点为复合线性分组码扩展节点,并提升子矩阵维度来构造高效短码长QC-LDPC码.采用针对准循环基矩阵渐进边增长(PEG)扩展和准循环-改进的渐进环外消息度(QC-IACE)算法,优化搜索循环置换子矩阵偏移量,联合优化与改善码字停止集、陷阱集及围长与环分布等关系,综合提高码性能.仿真表明:所构造的QC-LDPC短码具有较好的误比特率性能,接近现有高性能随机码字,但码长较短,复杂度和编译码延迟相对较低.     

低密度奇偶校验码的研究

本论述介绍了低密度奇偶校验码的编译码方法,设计了一种校验矩阵子矩阵均为循环矩阵的高码率低密度奇偶校验(QC-LDPC)码,仿真结果表明其性能逼近香农限,具有较高的实用价值。     

一种无短停止距离及短环的准循环LDPC码构造方法

短停止距离及短环的存在使准循环LDPC(QC-LDPC)码的BER性能比随机构造的LDPC码的性能差,然而现有的准循环LDPC(QC-LDPC)码设计方法并没有同时考虑消除短停止距离和短环.为此,本文给出构造准循环LDPC码无短停止距离(停止距离为2和3)和无短环(4环和6环)的充要条件,解决了构造任意长度无短停止距离且无短环的QC-LDPC码的设计问题,为系统分析法构造校验矩阵提供了理论依据.在有效消除了短停止距离和短环的同时,使QC-LDPC码具有较大的最小汉明距离.实验结果表明,在中短码和长码时按照本文所提出定理设计的QC-LDPC码具有明显优于随机构造的LDPC码性能,且无错误平层.     

一种基于稀疏序列的量子CSS码的构造

量子CSS码是一种简单、有效的量子码构造方法,已被应用到各类特性的量子码的构造之中.针对低密度奇偶校验码(LDPC)的优异性能,利用稀疏序列构造LDPC码校验矩阵的方法,提出了一种构造量子低密度奇偶校验码校验矩阵构造方法,采用快速编码算法,获得相应的量子码.最后,以(3,8)(16,6)量子码为例给出量子低密度奇偶校验...     

利用斐波那契数列构造QC-LDPC码的方法

利用斐波那契数列的特点,提出了一种准循环低密度奇偶校验码(QC-LDPC)码的编码器设计方法.该编码器设计利用了斐波那契数列的一种顺序排列方法,构造的校验矩阵H不含四线循环,具有准循环结构,节省了校验矩阵存储空间,对码长和码率参数的设计具有较好的灵活性.该编码器算法复杂度与码长成线性关系,易于编码.仿真结果表明,在加性高斯白噪声信道条件下,该编码方案具有优于阵列LDPC码的性能.     

压缩型QC—LDPC码的编码构造

提出了一种压缩构造准循环低密度奇偶校验（QC-LDPC）码的方法,它利用一个圈长（girth）较大的QC-LDPC码作为基准码,对其校验矩阵中的循环置换矩阵进行压缩,从而构造出较短的码字．通过优化,可使这些码字具有较大的圈长和较少的环,且可以保证它们的码长是在较大范围内连续变化的．分析和仿真结果表明,采用这种方法构造出的码字具有优越的误码性能,并可大大地节约码字的存储空间．     

基于Hoey序列的QC-LDPC码构造方法

基于Hoey序列提出了一种列重为3,并环长至少为8的准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的新颖构造方法,该构造方法能避免短环的产生,有较好的纠错性能,可通过改变参数值进而改变码长和码率.对提出的构造方法进行了环长至少为8的证明,用Matlab搭建了通信系统的仿真模型,并在此模型基础上对基于该构造方法构造的QC-LDPC(900,452)码进行了仿真分析,仿真平台是在高斯白噪声(additive white Gaussian noise,AWGN)信道下,调制方式为二进制相移键控(binary phase shift keying,BPSK)调制,译码算法为和积算法(sum product algorithm,SPA).仿真结果表明,当误码率(bit error rate,BER)相同时,利用该构造方法所构造的QC-LDPC(900,452)码的净编码增益(net coding gain,NCG)比基于等差数列(arithmetic progression sequence,APS)构造的QC-LDPC(896,452)码以及基于最大公约数(greatest common divisor,GCD)构造的QC-LDPC(900,453)码的NCG都提高了,且所有码的码率均为0.5.     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.     

码率自适应QC-LDPC码的研究

采用码率自适应分割和部分行合并2种方法来构造码率自适应准循环低密度奇偶校验(QC-LDPC)码,将一定码率的QC-LDPC码作为母码,得到一系列不同码率的子码。仿真结果表明,2种方法构造的码率自适应QC-LDPC码均表现出良好的性能,与基于有限几何直接构造出来的单个码率QC-LDPC;码相比,性能并没有损失。     

基于Stanley序列的QC-LDPC码新颖构造方法

针对准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的短环结构会严重影响码字纠错性能的问题,基于Stanley序列(Stanley sequence,SS)提出一种围长至少为8的QC-LDPC码新颖构造方法。从Stanley序列中选取某些特定元素构成一个呈递增关系的集合,利用穷举算法搜索出满足无环4和环6条件的元素得到另一个递增集合,构造相应的指数矩阵,得到其奇偶校验矩阵。仿真结果表明,在误码率(bit error rate,BER)为10^-6时,所构造的SS-QC-LDPC码与同码率码长的其他QC-LDPC码码型相比,其净编码增益均有一定提升,因而其纠错性能较好,且无错误平层现象。此外,该构造方法的计算复杂度较低。     

基于等差数列与原模图的QC-LDPC码构造方法

针对准循环低密度奇偶校验 (quasi-cyclic low-density parity-check, QC-LDPC)码循环置换矩阵的移位次数确定问题,提出一种基于等差数列与原模图(arithmetic progression and protograph, APP)构造QC-LDPC码的新方法。该方法通过特殊等差算法得出等差数列,原模图结合该等差数列得到待扩展的基矩阵。该方法所构造的QC-LDPC码可灵活地选择码长和码率,而且其校验矩阵的围长至少为8。使用Matlab搭建了通信系统仿真模型,并在此模型基础上基于该构造方法构造的APP-QC-LDPC(4000,2000)码进行了模拟仿真。仿真结果表明,在相同条件下,当误比特率(bit error rate, BER)为10-6时,所构造码率为0.5的APP-QC-LDPC(4000,2000)码相对于基于渐进边增长(progressive edge growth, PEG)算法构造的PEG-QC-LDPC(4000,2000)码、基于等差数列(arithmetic progression, AP)算法构造的AP-QC-LDPC(4000,2000)、基于修饰(masking, M)技术所构造的M-QC-LDPC(4000,2000)码和基于最大公约数(greatest common divisor,GCD)算法所构造的GCD-QC-LDPC(4000,2000)码分别能改善约0.46,0.55,0.9和1.06 dB的净编码增益(net coding gain, NCG),具有较好的纠错性能。     

Efficient Helicopter-Satellite Communication Scheme Based on Check-Hybrid LDPC Coding

When implementing helicopter-satellite communications, periodical interruption of the received signal is a challenging problem because the communication antenna is intermittently blocked by the rotating blades of the helicopter. The helicopter-satellite channel model and the Forward Error Control(FEC) coding countermeasure are presented in this paper. On the basis of this model, Check-Hybrid(CH) Low-Density Parity-Check(LDPC)codes are designed to mitigate the periodical blockage over the helicopter-satellite channels. The CH-LDPC code is derived by replacing part of single parity-check code constraints in a Quasi-Cyclic LDPC(QC-LDPC) code by using more powerful linear block code constraints. In particular, a method of optimizing the CH-LDPC code ensemble by searching the best matching component code among a variety of linear block codes using extrinsic information transfer charts is proposed. Simulation results show that, the CH-LDPC coding scheme designed for the helicopter-satellite channels in this paper achieves more than 25% bandwidth efficiency improvement, compared with the FEC scheme that uses QC-LDPC codes.     

Generalized Low-Density Parity-Check Coding Scheme with Partial-Band Jamming

In this study, a class of Generalized Low-Density Parity-Check （GLDPC） codes is designed for data transmission over a Partial-Band Jamming （PBJ） environment. The GLDPC codes are constructed by replacing parity-check code constraints with those of nonsystematic Bose-Chaudhuri-Hocquenghem （BCH）, referred to as Low-Density Parity-Check （LDPC）-BCH codes. The rate of an LDPC-BCH code is adjusted by selecting the transmission length of the nonsystematic BCH code, and a low-complexity decoding algorithm based on message- passing is presented that employs A Posteriori Probability （APP） fast BCH transform for decoding the BCH check nodes at each decoding iteration. Simulation results show that the LDPC-BCH codes with a code rate of 1/8.5 have a bit error rate performance of 1 x10-8 at signal-noise-ratios of -6.97 dB, -4.63 dB, and 2.48 dB when the fractions of the band jammed are 30%, 50%, and 70%, respectively.     

一类低密度奇偶校验码的设计

低密度奇偶校验码(LDPC)是哥拉格于1962年提出的一种性能非常接近香农限的好码,并被MacKay和Neal两度重新发现,且证明了它在与基于BP(Belief-Propagation)的迭代译码算法相结合的条件下具有逼近Shannon限的性能.LDPC码的优异的性能及其在信息可靠传输中的良好应用前景,成为当今信道编码领域最瞩目的研究热点.笔者选用国际电信联盟推出的一种方案,设计了一类低密度奇偶校验LDPC(Low Density Parity Check)码.设计是针对分组块长为276比特,码率为0.7572,采用了6位量化方案.根据可编程逻辑器件(CPLD)的结构特点,提出了LDPC码的译码器结构和相应的编码器结构及其具体实现方案,并对编码方案进行了严密推导.该LDPC码适合用于ADSL传输.     

QC-eIRA码的构造及其变码率编码器FPGA实现

针对非规则重复累积码(extended irregular repeat-accumulate, eIRA)校验矩阵中H_1矩阵的随机性,提出采用有限域构造H_1矩阵的方法,并构造出了几种高码率码型。新构造码型既保留了eIRA码特殊的结构,同时又具有准循环LDPC码(quasi-cyclic low density parity check codes, QC-LDPC)的特点。仿真结果表明,当码长达到8175时,新构造码型的性能明显优于QC-LDPC码,在中长码长时表现出较好的性能。基于新码型结构特点,设计通过读写随机存储器(random-access memory,RAM)实现校验位计算的编码器硬件架构,采用Verilog HDL在Virtex 4 xc4vlx60芯片上实现了编码器,结果显示,相比于基于移位累加器组的传统QC-LDPC码,新的编码架构占用的硬件资源大幅降低,且更利于灵活实现变码率编码。     

LDPC码在二进制对称信道下的性能分析

低密度校验码(LDPC)是一类线性分组纠错码,和积传递算法是LDPC码迭代译码算法中的常用算法.在此基础上研究了二进制对称信道(BSC)下LDPC码的消息传递迭代译码算法,对其误码特性进行了仿真,并用密度进化方法仿真了校验节点、变量节点的概率密度在迭代过程中的收敛情况.结果表明在给定的信道门限下LDPC码具有良好的纠错性能.     

基于QC-LDPC码的联合信源信道编码研究

基于欧式几何构造的准循环LDPC码(quasi-cyclic LDPC,QC-LDPC)应用于联合信源信道编码(joint source and channel coding,JSCC)系统中,由于JSCC系统中信源码和信道码存在特殊的边连接关系,致使满足信源码字和信道码字之间特殊连接关系的QC-LDPC码字比较少,但至少QC-LDPC码可以用来作为JSCC系统中的信道码.仿真结果表明,双QC-LDPC码的JSCC系统纠错性能相比双随机LDPC码的JSCC系统有明显的改善,同时前者的译码迭代次数明显少于后者,从而提升了译码效率.仅使用QC-LDPC码作为信道码的JSCC系统也比双随机LDPC码的JSCC系统有更好的性能,且其迭代次数也更少.     

LDPC Decoder for CCSDS Code by Flipping Bits and Fetching Words

The well-known CCSDS(consultative committee for space data systems) LDPC(low density parity check) code for near-earth applications is discussed and used for a case study of Mc Eliece system. First, a data error is picked out with the CCSDS LDPC code. The problem with its generator matrix is illustrated and overcome by a shortened code with some middle code bits deleted. In correspondence, its parity check matrix is also revised with the new quasi-cyclic(QC)-LDPC code. Second, a fast decoding scheme for general QC-LDPC codes is proposed based on flipping bits and fetching words. Besides, a lightweight CCSDS LDPC code based Mc Eliece system can be set up with such codes. The repaired CCSDS LDPC code is supposed to be still useful for communications and storages, and the normalized decoding algorithm is also efficient for general QC-LDPC codes.     

递归构造低密度校验(LDPC)码的方法

针对Tanner图中圈的增加会影响码的性能的问题,提出了一种递归构造低密度校验(LDPC)码的方法。该方法利用一个短的LDPC码的校验矩阵作为其母矩阵,在此基础上采用循环置换矩阵构造一个长的LDPC码。通过对循环转置矩阵的参数进行约束,可以保证所构造的长码的Tanner图中指定长度的圈的个数等于或者小于其短码,且可以构造规则或者非规则的LDPC码。仿真结果表明,采用该方法构造的LDPC码具有较低的误码平台,其性能与好的随机LDPC码几乎相同。