基于CPLD高速数据采集系统设计

本文提出了一种基于CPLD的高速数据采集系统的设计方法。通过CPLD控制数据连续采集、缓冲,然后通过单片机(C8051F430)读取缓存在SRAM中数据,并且通过USB2.0将缓冲区数据转移到硬盘管理卡,由硬盘管理卡将数据存入海量硬盘。再利用PC机的强大数据处理功能,配合Microsoft VisualC++6.0的MFC类库,设计出一套集数据采集、处理和分析的可视化系统。     

基于单片机与 CPLD的高速数据采集系统

介绍了一种以单片机加CPLD双片结构实现的高速数据采集显示系统，具有速度快、可靠性高、体积小、功耗低等优点。     

Windows下的高速实时数据采集

实验证明，Windows下使用中断方式无法实现高速实时数据采集。本文分析其原因，给出了实现高速实时数据采集的切实可行方法，并通过了实验验证。     

CPLD在高速数据采集系统中的应用

CPLD在高速数据采集系统中的应用。介绍了高速数据采集系统的整体框架,分析了其中的通用部分;ALTERA公司推出的MAX7000系列产品的特点及其开发软件MAX+PLUSII;根据高速数据采集系统的需要,以VHDL语言的形式介绍了由MAX7000系列产品构成的地址发生器、数据总线控制器和ISA总线接口,指出了在设计过程中要注意的问题。     

基于光纤传输的多路高速数据采集系统

介绍了8路高速数据采集传输系统的设计与实现。使用时分复用的数据传输方式将8通道数据通过3个光纤通道传输给处理设备,解决了多路高速数据传输的问题。采用FPGA作为主控芯片,TLK1501作为串/并转换和8 B/10 B编码芯片。A/D采样频率为20 MHz,整个系统的数据传输速率达到了1 920 Mb/s。通过使用Verilog语言编程,实现了数据的采集以及传输。该方案具有可行性好、方法简单、成本低的优点。     

CPLD在多路高速同步数据采集系统中的应用

采用VHDL语言设计，用CPLD控制模／数转换电路，完成多路模拟输入的高速同步数／模转换，具有容错和自检能力，CPLD与处理器之间采用并行接口，具有很好的移植性，可靠性。     

基于PCI数据采集卡的高速多通道数据采集系统

针对数据采集系统设计要求具有精度高、速度快、路数多的特点,根据成本要求,采用DAQ-2010数据采集卡和CPLD等硬件完成了测试系统的搭建工作,介绍了系统的工作原理和开发思路,描述了系统软件的开发和功能。在实际应用中整个系统稳定可靠,取得了良好效果。     

基于FPGA 的高速数据采集系统设计

为了实现高速、连续采样的数据采集系统,介绍了一种基于FPGA 的高速数据采 集系统的构成及技术实现。采用FPGA 作为主控制器,USB2. 0 协议标准传输数据,设计了数 据采集系统的硬件电路,包括模拟信号滤波整形电路,高速AD 接口电路,USB 接口电路等, 实现了对数据的高速连续采集。设计了系统应用软件,包括数据采集板的FPGA 程序和USB 固件程序,上位机应用软件等。实验测试结果表明,系统结构灵活,性价比高,抗干扰能力 强,各项指标均已达到了设计时的要求,具有广泛的实用性。     

多路并行数据采集系统设计

旋转机械（如空气压缩机）是生产的关键设备,有必要进行工况监视和故障诊断,据此,设计了多层次故障诊断系统,本文主要介绍的是第一层次子系统、即多路并行数据采集系统结构与功能。通过模块化设计,保证了位移信号并行同步采样,实现了多路信号的转换与处理,也利于系统扩展和可靠性。它既为后一级系统传送数据,又是一个独立的实时监视系统。     

基于CPLD的数据采集系统的设计

通过对一般数据采集系统的特点了功能分析,提出了一种通过CPLD实现对多个通道的高速模拟数据采集的设计,本系统可实现每0.01 ms采集一路数据,具备先完成数据采集并存储,然后通过单片机进行数据的后续处理能力.设计使用一片CPLD完成A/D采样控制、数据存储、通道选择控制的集成.     

高速数据采集及其存储方案设计

高速数据采集广泛应用于工业、军事、科研及日常生活中。而高速数据采集系统中关键问题是如何将采集到数据及时准确地存储和显示,本文就这一问题进行了分析和探讨,以寻求最佳解决方案。文章中比较详细地介绍了如何利用高速AD转换芯片ADS830构建一个高达60M的采样系统。并介绍了如何实现常见的几种触发方式。     

一种高效的多路数据采集与处理系统模型

分析了现有数据采集与处理系统模型在高数据率、大数据量应用中存在的弊端,提出了一种新的高效的系统模型,基于该模型建立的多路视频数据采集系统取得了良好的运行效果,充分证明了这种模型的实时性和高效性。     

USB2.0接口多通道数据采集和实时显示系统的设计

分析USB2.0多通道数据采集与显示系统中数据采集速度和处理速度难以匹配等问题,并阐述其基本解决方法,据此采用Visual C++.NET 2005平台开发了一个高级应用程序。通过多线程、循环缓存、GDI、显示双缓存等技术,实现在硬盘上保存大量数据的同时,在显示器上以滚动或刷新的方式完整并无闪烁地显示采集所获得的多通道信号波形,便于研究者及时了解数据的实时采集情况。     

基于FPGA和USB接口的多通道导航信号采集系统设计

针对无线电导航系统中多通道信号处理需求,设计了一种基于FPGA和USB接口的低成本、快速、和高可靠性的多通道数据采集系统;详细介绍了系统结构以及FPGA控制SRAM芯片实现数据缓存的关键技术,运用FPGA内部的硬件调试工具(SignalTapⅡ)验证了系统数据传输的可靠性能;系统可靠传输速度可达20Mbytes/s,可广泛用于多路、高速信号采集场合,已投入到实际应用。     

基于FPGA的高速多路视频数据采集系统

针对同时处理高速多路视频数据的需求,以NiosII软核CPU为核心,通过在FPGA上构建可编程片上系统（Sys—ternOnProgrammableChip,SOPC）,利用SOPC系统自定义外设接口,配合DMA技术,完成对A／D转换后的多路视频数据的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。FPGA可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。     

多通道测试数据采集处理系统的设计与实现

在分析总结某大型装备控制系统测试信号的基础上,提出了计算机测试数据采集处理系统的总体设计方案,详细论述了该系统的基本功能和实现原理,并对系统实现的主要技术问题进行了讨论;经实践论证表明,该数据采集处理系统实现了动态条件下的多通道测试数据的大容量,长时间的采集分析和实时处理,具有良好的工程应用前景。     

电力系统负荷特性数据实时采集系统的开发

提出了一种基于CPLD和USB的电力系统负荷特性数据实时采集系统,结合应用的特点和要求,着重阐述了系统的硬件设计方案:以CPLD(EPM1270)为控制核心的系统,配合4片8路A/D转换芯片(MAX1312)、高速FIFO(SN74V293)以及以USB2.0为接口的USB控制芯片(CY7C68013),可以实现最高达32路、精度达12位的数据采集;介绍了系统软件的设计思路和方案,给出了部分程序流程图,通过多次软件和实验室测试仿真,均已验证该系统能够满足电力系统负荷建模所需数据采集的要求。     

基于CPLD与单片机的高速数据采集系统

本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD与单片机的高速数据采集系统设计方案.CPLD产生A/D芯片的控制时序以及SRAM的读写控制时序,单片机输出给CPLD控制A/D转换的启动信号,并通过CPLD读取SRAM中的采样数据该系统具有较好的可移植性.