一种消除CMOS图像传感器行噪声的时序

为了消除CMOS图像传感器中随机变化的行噪声,在传统相关双采样的基础上,提出了一种新的读出时序.该时序采用行相关双采样方法,同时对相邻的两行像素进行操作,在采集图像信号的同时,把行随机噪声也采样到电容上,进行全差分操作,将行噪声消除.仿真结果表明:这种读出方法可以将行随机噪声大幅减小,经放大器放大32倍后噪声仍小于AD...     

低噪声高灵敏度CMOS APS图像传感器的研究

介绍了用标准的1.5μmP阱COMS数字电路工艺加工的512像素CMOS APS图像传感器线阵.采取了3种技术,改进了芯片性能:①为提高灵敏度采用了带防反射膜的混合的P /N和P阱/N光电二级管结构;②为减小光电二级管的暗电流采用了P阱隔离环结构;③为抑制固定图形噪声和低频噪声应用了相关双采样电路.这些技术的采用,使研制的图像传感器灵敏度达到11V/1x·s,均方根噪声为0.2mV,动态范围为80dB.     

微阵列生物传感器CMOS读出电路降噪技术研究

为了提高微阵列生物传感器的灵敏度,对其CMOS读出电路存在的1/f噪声、KTC噪声以及微阵列固定偏差噪声进行了详细的分析,提出了一种新型的相关双采样电路,以对噪声进行有效的抑制.仿真结果表明:采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

抗辐射低噪声CMOS图像传感器设计技术研究

为满足航天应用对大面阵高动态CMOS图像传感器的需求,对噪声优化与辐射加固等关键技术进行了深入研究。基于系统架构的增益级与双相关双采样设计优化、基于采样电路的时序改进,实现了对系统噪声的多层次优化;基于像素级与电路级的总剂量辐射加固与单粒子闩锁辐射加固设计,实现了对100k rad(Si)总剂量和99.8 MeV·cm2/mg单粒子效应的免疫。研究成果已成功应用于一款64M像素超大面阵高性能CMOS图像传感器产品。流片测试结果显示,抗总剂量辐射能力优于100k rad(Si)、暗电流与噪声随辐射增长率提升了一个数量级;抗单粒子闩锁能力优于99.8 MeV·cm2/mg;在整个辐射环境下读出噪声不超过5e-;本征动态范围高达75dB。     

一种新的片上抑制CMOS图像传感器暂态噪声方法术

暂态噪声是CMOS图像传感器暗光下噪声的重要组成部分,不但影响图像质量,而且限制图像动态范围的提高。提出了一种新的自适应片上抑制CMOS图像传感器暂态噪声的方法。将多帧采样图像进行空间转换,使用自适应增益将多帧采样图像中相应像素进行加权平均,进行空间逆变换,得到去噪后的像素值。对20组图片进行实验,结果表明算法能够克服...     

CMOS图像传感器中低FPN列读出电路的设计

针对CMOS有源像素传感器,提出一种降低固定模式噪声(FPN)的列读出电路.通过对普通列读出电路进行改进,在双采样电路基础上,增加了失调电压补偿过程.数学分析和电路模拟结果表明双采样技术可以消除像素内产生的固定模式噪声,采用失调电压补偿技术可以将运算放大器带来的列FPN从毫伏级降为微伏级.该电路已应用于640×480 CMOS图像传感器中,满足低功耗(16.5μW)和窄列宽(8 μm)的要求,并在CHRT 0.35 μm工艺下成功流片,测试结果表明电路可将固定模式噪声降低到1 mV以下,有效改善电路性能.     

基于列共用多采样技术的ＣＭＯＳ图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(correlated multiple sampling, CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise, FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。     

一种低噪声的生物微传感器CMOS读出电路研究

为提高生物微传感器的探测灵敏度,设计了一种低噪声的生物微传感器CMOS读出电路,提出了一种新型的相关双采样(CDS)电路.对读出电路的噪声进行抑制.在0.6μm CMOS工艺下,用Spectre仿真器对该电路进行了模拟,仿真结果表明,采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

新型大动态范围CMOS 图像传感器双采样像素阵列设计

提出了一种新型双采样结构大动态范围CMOS图像传感器的像素阵列结构。该结构在传统的光电二极管型三管有源像素的基础上，加入了第二列信号处理电路，两列信号处理电路分别处理两次采样。双采样像素结构大幅提高了图像传感器动态范围，同时第二列信号处理电路又保证了高速度。     

基于大动态范围CMOS图像传感器对数有源像素一种新的FPN抑制技术

对数模式的CMOS图像传感器提供了大动态范围(大约120dB).在对数图像传感器设计中缺少简单的消除FPN的方法.采用对数模式的CMOS图像传感器获得了比线性APS大的动态范围.在对数模式传感器中采用了一种新的FPN抑制技术.即在对数像素中增加一个开关晶体管并结合双采样电路,该技术的实施使得对数像素的读出显著的降低了FPN水平.     

一种采用CDS电路的高精度温度传感器

采用相关双采(CDS)电路,设计了一种新颖的高精度温度传感器,该温度传感器可用于CMOS集成电路的过温检测。传感器的温度感应部分仅采用9个MOS管,其输出的包含温度信息的电流信号通过一个电容进行积分,随后采用CDS电路对积分信号进行消除kTC噪声和降低1/f噪声处理,并同时进行采样处理,得到与温度成正比的电压信号。该新型温度传感器与标准CMOS工艺兼容,且仿真结果表明其具有较高的性能。     

一种CMOS图像传感器列FPN抑制技术

介绍CMOS图像传感器列并行读出电路中,采用CDS电路以抑制像素FPN、复位噪声等,但导致列FPN的工作原理.为了消除列FPN,提出了一种仪器放大器配置的精确平衡差分输出的读出电路结构,再结合CDS技术,可有效地抑制像素和列FPN,改善图像质量.     

基于CMOS图像传感器中DPGA的电容阵列优化研究

结合用于CMOS图像传感器中的低噪声DPGA的性能特点,提出了一种优化电容阵列拓扑结构的方法,讨论了此种结构下由寄生电容引入的时钟馈通和电荷分配效应, 并给出了仿真结果和按照0.35μm CMOS工艺进行流片的版图.测试结果表明,采用改进的电容阵列结构能把采样电容引入的噪声斜率从原来的0.15降低到0.01.     

相关双采样技术在航天相机中的应用研究

针对时间延时积分电荷耦合器件的视频处理电路,介绍了一种有效抑制噪声的技术——相关双采样技术;讨论了相关双采样技术的工作原理及其对时间延时积分电荷耦合器件读出噪声的滤除作用。实际中,采用一种新的相关双采样器件设计电路,并经过试验验证。通过采用该技术,使时间延时积分电荷耦合器件输出视频信号的信噪比S/N高达50dB。     

一种电流积分型生物传感微阵列信号读出电路

设计了一种用于自组装膜生物传感阵列的高灵敏度信号读出电路,该电路主要包括高灵敏度微阵列生物电流探测单元、积分单元、相关双采样(CDS)单元及输出缓冲单元。电路采用单5 V电源,输入电流为0~50 nA,在0.6μm/level 7 CMOS工艺条件下进行模拟,得到了较为满意的结果。该读出电路与标准CMOS工艺兼容,可实现集成的生物传感阵列。     

红外凝视成像系统中的CDS噪声抑制技术

固定图案噪声是红外焦平面阵列的一种固有噪声,该噪声在低温场景尤其突出,影响了探测器的成像质量。基于探测器读出电路结构,理论分析了相关双取样电路（CDS）对焦平面阵列非均匀性的影响,并通过数据仿真给出了CDS噪声的空间和时间分布特征。针对CDS噪声特征,提出将迭代原理和黑体定标校正相结合的噪声滤波算法。实验结果表明,算法有效抑制了CDS电路噪声,提高了非均匀性校正的精度,具有较强的实用价值。     

脉冲对实现回波频偏测量的算法研究

声学多普勒流速剖面仪--ADCP技术是根据多普勒原理利用矢量合成法,遥测海流的垂直分布.频谱估计方法的研究是该技术的核心.文章详细剖析了脉冲对技术进行流速测量的方法,利用该算法可以很好的提取出淹没在白噪声下的频偏信息.由于信噪比SNR是影响该算法的一个重要参数,但不易直接获取,所以给出了评判参数C-SNR,论证了C-SNR与SNR之间的必然关系.利用matlab6.5和VC 6.0进行了仿真实验,并在DSP5410中实现了该算法,海量实验数据证明,当C-SNR对应的值大于0.43时,频偏属于测频范围[-1/2τ,1/2τ]内时,对应的数据是鲁棒的.     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

A Low-Cost 128 × 128 Uncooled Infrared Detector Array in CMOS Process

This paper discusses the implementation of a low-cost 128 times 128 uncooled infrared microbolometer detector array together with its integrated readout circuit (ROC) using a standard 0.35 mum n-well CMOS and post-CMOS MEMS processes. The detector array can be created with simple bulk-micromachining processes after the CMOS fabrication, without the need for any complicated lithography or deposition steps. The array detectors are based on suspended p⁺-active/n-well diode microbolometers with a pixel size of 40 mum times 40 mum and a fill factor of 44%. The p⁺-active/n-well diode detector has a measured dc responsivity (R) of 4970 V/W and a thermal time constant of 36 ms at 50 mtorr vacuum level. The total measured rms noise of the diode type detector is 0.69 muV for an 8 kHz bandwidth, resulting in a detectivity (D*) of 9.7 times 10⁸ cm ldr Hz^1/2/W. The array is scanned by an integrated 32-channel parallel ROC including low-noise differential preamplifiers with an electrical bandwidth of 8 kHz. The 128 times 128 focal plane array (FPA) has one row of infrared-blind reference detectors that reduces the effect of FPA fixed pattern noise and variations in the operating temperature relaxing the requirements for the temperature stabilization. Including the noise of the reference and array detectors together with the ROC noise, the fabricated 128 times 128 FPA has an expected noise equivalent temperature difference (NETD) value of 1 K for f/1 optics at 30 frames/s (fps) scanning rate. This NETD value can be decreased to 350 mK by improving the post-CMOS fabrication steps and increasing the number of readout channels.