基于0.13 μm SiGe BiCMOS工艺的Ka波段低噪声放大器的设计

介绍了一款基于SiGe BiCMOS工艺的Ka波段低噪声放大器(LNA)的设计与测试。分析了毫米波频段硅基集成电路的匹配设计方法,给出了HBT晶体管电流密度与噪声系数的关系,以及最佳噪声偏置点的选取方法。并基于以上方法设计了单级共基共射低噪声放大器,LNA芯片基于Global Foundry 8HP工艺流片验证。测试结果表明,该LNA实现了30~40GHz的-1dB带宽、小于3.5dB的噪声系数以及6.2dBm的1dB压缩输出功率(P-1dB);输入输出反射系数均小于-15dB,中心频率(35GHz)处增益为7.2dB(单级),LNA的直流电流为6.7mA,电源电压为1.8V。     

120 nm SiGe BiCMOS 90~100 GHz低噪声放大器

基于IBM8HP 120 nm SiGe BiCMOS工艺,分析了晶体管的最小噪声系数和最大可用增益特性。采用两级Cascode放大器级联结构,研制出一种频带为90~100 GHz的低噪声放大器(LNA)。详细分析了Cascode放大器潜在的自激可能性,采用串联小电阻的方式消除不稳定性。与电磁仿真软件Sonnet联合仿真,结果表明,在频带内,放大器的输入反射系数S11<-18 dB,输出反射系数S22<-12 dB;在94 GHz处,噪声系数为8 dB,增益为14.75 dB,输出1 dB压缩点功率为-7.9 dBm;在1.8 V供电电压下,整个电路的功耗为14.42 mW。该放大器具有低噪声、低功耗的特点。     

基于IEEE802.11a标准的SiGe HBT LNA的设计

基于IEEE802.11a标准描述了一款SiGe HBT低噪声放大器(LNA)的设计.为适应该标准的要求,给出了噪声、功率增益及稳定性的优化方法.选用SiGe HBTs作为有源元件,采用T型输入、输出匹配网络设计了电路,并用安捷伦ADS-2006A软件对噪声系数、增益等各项指标进行了仿真.最终在频率为5.2 GHz下,LNA噪声系数F为1.5 dB,增益S21达到12.6 dB,输入、输出反射系数S11和|S22较好,在工作频带内小于-10 dB,LNA性能良好.     

SiGe HBT低噪声放大器的设计与制造

该文设计和制作了一款单片集成硅锗异质结双极晶体管(SiGe HBT)低噪声放大器(LNA)。由于放大器采用复合型电阻负反馈结构,所以可灵活调整不同反馈电阻,同时获得合适的偏置、良好的端口匹配和低的噪声系数。基于0.35 m Si CMOS平面工艺制定了放大器单芯片集成的工艺流程。为了进一步降低放大器的噪声系数,在制作放大器中SiGe器件时,采用钛硅合金(TiSi2)来减小晶体管基极电阻。由于没有使用占片面积大的螺旋电感,最终研制出的SiGe HBT LNA芯片面积仅为0.282 mm2。测试结果表明,在工作频带0.2-1.2 GHz内,LNA噪声系数低至2.5 dB,增益高达26.7 dB,输入输出端口反射系数分别小于-7.4 dB和-10 dB。     

一种多模多频无线收发器前端SiGe BiCMOS低噪声放大器

基于IBM 0.18μm SiGe BiCMOS工艺,提出了一种应用于2.4～2.5GHz 802.11b/g频段的低噪声放大器(LNA).电路采用全差分发射极电感负反馈共射共基(Cascode)结构,对称电感有效地降低了芯片面积,优化了电路性能.仿真结果表明:该电路在2.4 GHz到2.5 GHz频率范围内,增益(S21)达到25 dB,噪声系数(NF)小于1.5 dB,大幅度提高了收发机系统的性能.此外,输入和输出匹配(S11,S22)分别达到-15 dB,1 dB压缩点大于-25 dBm.电源电压为2.5 V时电路总电流为3 mA.     

3.1～10.6 GHz CMOS超宽带低噪声放大器设计

本文给出了一个低电压、低功耗增益连续可调CMOS超宽带低噪声放大器(Ultra-wideband Low Noise Amplifier,UWB LNA)设计。在0.85V工作电压下放大器的直流功耗约为10mW。在3.1～10.6GHz的超宽带频段内,增益S21为14±0.4dB,且随控制电压VC连续可调。输入、输出阻抗匹配S11、S22均低于-10dB,噪声系数(NF)最小值为3.3dB。设计采用TSMC 0.18μm RF CMOS工艺完成。     

0．35μm SiGe BiCMOS 3．1～10．6GHz超宽带低噪声放大器

基于AMS 0.35 μm SiGe BiCMOS工艺,设计了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器;采用多个反馈环路,实现超宽带范围内的阻抗匹配以及低噪声性能;详细分析了匹配电路的特性.在片测试结果表明,在工作频带内,电路增益S21达到14 dB,增益波动小于2 dB;输入回波损耗S11小于-10 dB;噪声系数NF小于3.5 dB.电路采用3 V供电,功耗为30 mW.     

一种新型的高增益超宽带低噪声放大器

文中提出了一种采用增益提高技术的超宽带低噪声放大器(LNA)。为了通过提高电路的输出阻抗,进而实现改善电路增益的目的,该LNA包含了两级共射共基放大器电路,并在共基晶体管基极引入电感。基于0.13μm SiGe BiCMOS工艺对其进行设计,实现了超宽的31GHz~42GHz的工作频率,增益为20.1dB~30.7dB,噪声系数为1.19dB~1.31dB,并且在1.8V单电源电压供电情况下,消耗的功耗为13.2mW。     

用于SiGe HBT LNA的新型双有源偏置电路的设计

偏置工作点是影响低噪声放大器(LNA)线性度的因素之一.为了保证LNA能够更好地对信号进行线性放大,稳定的偏置工作点对于放大器来说显得尤为重要.提出了一种新型有源偏置技术,通过同时采用两个电流源为LNA提供直流偏置,以达到稳定放大器偏置工作点的目的.基于JAZZ 0.35 μm SiGe工艺,采用该新型双有源偏置技术,设计了一款LNA.在1.8～2.2 GHz频带时,放大器的增益为22.03±0.46 dB,噪声系数小于3.7dB,2.0 GHz时的输入3阶交调点(IIP3)为5 dBm,相对于传统无源偏置的LNA提高了10 dBm.仿真验证了该新型有源偏置技术对提高LNA线性度的有效性.     

CMOS毫米波低功耗超宽带共栅低噪声放大器

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5～39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27～42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ～ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

A 0.8 V low power low phase-noise PLL

A low power and low phase noise phase-locked loop(PLL) design for low voltage(0.8 V) applications is presented.The voltage controlled oscillator(VCO) operates from a 0.5 V voltage supply,while the other blocks operate from a 0.8 V supply.A differential NMOS-only topology is adopted for the oscillator,a modified precharge topology is applied in the phase-frequency detector(PFD),and a new feedback structure is utilized in the charge pump(CP) for ultra-low voltage applications.The divider adopts the extende...     

一种0.8V低功耗低相位噪声锁相环的设计

本文提出了一种低电压应用的低功耗、低相位噪声锁相环（PLL）。其中压控振荡器（VCO）的工作电压为0.5V,其他模块的工作电压为0.8V。为了适应极低电压下的应用,文中振荡器采用了纯NMOS差分拓扑结构,鉴频鉴相器（PFD）采用改进的预充电结构,而电荷泵（CP）采用新型负反馈结构。预分频电路采用扩展的单相时钟逻辑电路构成,它可以工作在较高的频率下,节省了芯片面积和功耗。此外还采用了去除尾电流源等设计方法来降低相位噪声。采用SMIC 0.13μm RF CMOS工艺,在0.8V电源电压下,测得在整个锁定范围内,最差相位噪声为-112.4dBc/Hz@1MHz,其输出频率范围为3.166~3.383GHz。改进的PFD和新型CP功耗仅为0.39mW,占据的芯片面积仅100μm×100μm。芯片总面积为0.63mm2,在0.8V电源电压下功耗仅为6.54mW 。     

一种集成低压低功耗电流复制电路设计

本文提出了一种集成低压低功耗电流复制电路。利用单级放大器和电压跟随器构成的负反馈回路实现对输入电压跟的跟随,利用等比例电阻实现电流的等比例复制,电路结构简单,仅由5个MOS管和2个等比例电阻构成。基于TSMC 0.18μm工艺完成电路设计,使Spectre完成电路仿真。结果表明,电路电源电压为1V时,电路静态功耗仅为1μW。在输入电流范围为0-50μA时,输出电流线性跟随输入电流,当输入电流大于3μA时,电流复制精度大于99%,电路带宽为31MHz。     

一种应用于无线传感器网络的低电压低功耗上混频器

This paper presents an up-conversion mixer for 2.4-2.4835 GHz wireless sensor networks （WSN） in 0.18 μm RF CMOS technology. It was based on a double-balanced Gilbert cell type, with two Gilbert cells having quadrature modulation applied. Current-reuse and cross positive feedback techniques were applied in the mixer to boost conversion gain; the current source stage was removed from the mixer to improve linearity. Measured results exhibited that under a 1 V power supply, the conversion gain was 5 dB, the input referred 1 dB compression point was -11 dBm and the IIP3 was -0.75 dBm, while it only consumed 1.4 mW.     

用于便携式健康监护设备的低功耗、低噪声模拟前端电路

本文介绍的用于处理人体生物电信号的模拟前端电路包括仪表放大器、滤波器和可变增益、带宽放大器。仪表放大器采用电容耦合输入来消除直流电极失调。基于电流反馈拓扑结构的IA通过在输入和反馈网络中采用电容分压器来降低功耗。并且,仪表放大器的输入差分对采用互补CMOS输入来提高输入跨导以减小等效输入热噪声。该电路采用Global Foundry 0.35微米 CMOS 工艺流片,电路消耗的总电流为3.96uA,电源电压为3.3V。测试得到的等效输入噪声是0.85uVrms(0.5-100Hz), 噪声能效因子值为6.48。     

一种宽带低功耗低相位噪声的双模预分频器

本文设计了应用SCL、TPSC和CMOS静态三种类型的触发器配合工作的新型双模预分频器。与传统使用单一种类型触发器的双模预分频器相比,该双模预分频器更容易获得高速、宽带、低功耗和低相位噪声的性能。为了验证此设计的性能,采用了SMIC 0.18um CMOS 工艺流片实现。在电源电压为1.8V的条件下测试,此双模预分频器的工作频率范围从0.9 GHz 到 3.4 GHz ;当输入信号为 3.4 GHz时,其功耗为2.51mW,相位噪声为-134.78 dBc/Hz @ 1 MHz. 其核心面积为 is 57um*30um。鉴于其良好的性能,可以应用于许多射频系统的频率综合器中,特别在多标准无线通信系统中。     

A wideband low power low phase noise dual-modulus prescaler

This paper describes a novel divide-by-32/33 dual-modulus prescaler(DMP).Here,a new combination of DFF has been introduced in the DMP.By means of the cooperation and coordination among three types,DFF, SCL,TPSC,and CMOS static flip-flop,the DMP demonstrates high speed,wideband,and low power consumption with low phase noise.The chip has been fabricated in a 0.18-μm CMOS process of SMIC.The measured results show that the DMP’s operating frequency is from 0.9 to 3.4 GHz with a maximum power consumption of 2.51 mW under a 1.8 V power supply and the phase noise is -134.78 dBc/Hz at 1 MHz offset from the 3.4 GHz carrier.The core area of the die without PAD is 57×30μm~2.Due to its excellent performance,the DMP could be applied to a PLL-based frequency synthesizer for many RF systems,especially for multi-standard radio applications.     

一种基于恒定电流技术的具有低功耗和低失真的轨导轨输入输出放大器

本文提出了一种应用于音频信号处理的具有恒定的跨导Rail-to-Rail放大器,并且恒定跨导是通过一种恒定电流技术来实现。此技术是基于差分输入对工作在弱反型区。对于工作在弱反型区的MOSFET具有低失调和低功耗的优势。采用标准的0.35微米的CMOS工艺对电路进行流片,此芯片占有面积75×183 μm2。测试结果表明：在3.3V电源电压下,电路最大功耗为85.37mW;在2kHz时总谐波失真为1.2%。     

A low power and low distortion rail-to-rail input/output amplifier using constant current technique

A rail-to-rail amplifier with constant transconductance,intended for audio processing,is presented.The constant transconductance is obtained by a constant current technique based on the input differential pairs operating in the weak inversion region.MOSFETs working in the weak inversion region have the advantages of low power and low distortion.The proposed rail-to-rail amplifier,fabricated in a standard 0.35μm CMOS process,occupies a core die area of 75×183μm~2.Measured results show that the maximum power consumption is 85.37μW with a supply voltage of 3.3 V and the total harmonic distortion level is 1.2%at 2 kHz.