共查询到19条相似文献,搜索用时 109 毫秒
1.
FIR滤波器的FPGA实现及其仿真研究 总被引:4,自引:11,他引:4
本文提出了一种采用现场可编程门阵列器件FPGA实现FIR字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的分布式算法。并以一个十六阶低通FIR数字滤波电路在ALTERA公司的CYCLONE系列FPGA芯片上的实现为例说明了设计过程。所设计电路通过软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求,性能优于用DSP和传统方法实现的FIR滤波器。 相似文献
2.
基于FPGA的改进型FIR滤波器的实现 总被引:2,自引:0,他引:2
利用分布式算法对FIR滤波器的硬件实现进行了探讨,在数乘累加的理论上,对分布式算法的串行、并行和拆分查找表法的FPGA硬件实现方法进行了研究。结合FPGA查找表结构,兼顾资源及运行速度的要求,用拆分查找表的方法设计了16阶8位常系数FIR滤波器,并在Quartus Ⅱ 5.0下进行仿真,仿真结果验证了该算法的有效性和实时性。 相似文献
3.
4.
针对利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种新型高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30 7ff896 FPGA开发板上实现了一系列8阶到256阶的串行和并行结构FIR滤波器。实验结果表明,该方法有效地减少了系统的资源消耗,提高了系统的时序性能。 相似文献
5.
针对传统乘法运算在FPGA中占用大量硬件资源的弊端,根据FIR滤波器的线性特性,对串行、并行和改进的分布式算法进行研究,利用改进分布式算法在FPGA上对FIR滤波器进行设计,通过查表法完成FIR滤波器的设计,用改进分布式算法设计了16阶FIR滤波器,并在Quartus II 7.0下进行仿真,仿真结果表明,与传统方法相比,该方法能够有效减少硬件资源的使用。 相似文献
6.
7.
对于在数字信号处理,以专用DSP芯片设计有限长单位冲激响应(FIR)滤波器速度较慢的情况,提出一种基于分布式算法(DA)和现场可编程门阵列(FPGA)实现滤波器的优秀办法,并以一个16阶FIR滤波器在ACTEL公司的ProASIC3 A3P250芯片上实现为例说明了设计过程,实验结论表明:电路工作正常,数据实现满足设计要求. 相似文献
8.
基于分布式算法的FIR滤波器的设计与实现 总被引:2,自引:1,他引:2
本文介绍了能高效实现固定常数乘法的分布式算法原理,给出了在FPGA中用查找表实现FIR滤波器的算法设计,并以一个16阶低通滤波器为例说明了设计过程.该设计通过Altera公司的EPF10K30器件进行验证,结果正确,工作稳定可靠,满足了设计要求. 相似文献
9.
设计了一种用于数字下变频的256阶分布式FIR滤波器.通过分析分布式FIR滤器结构给实现电路所需资源和运算速度带来的影响,确定了适用于Cyclone Ⅲ系列FPGA的实现结构.在Cyclone Ⅲ系列EP3C40F484C6N芯片上实现该算法并分析了资源消耗与电路速度. 相似文献
10.
提出一种新的高阶FIR滤波器的FPGA实现方法。该方法运用多相分解结构对高阶FIR滤波器进行降阶处理,采用改进的分布式算法来实现降阶后的FIR滤波器。设计了一系列阶数从8到1 024的FIR滤波器,通过Quartus II 7.1的综合与仿真,以及在EP2S60F1020C4 FPGA目标器件上的实现结果表明,该方法能够有效地减少硬件资源的使用且满足高速实时性的要求。 相似文献
11.
12.
在现代通信系统中,到处都有数字信号处理(DSP)的应用。DSP设计人员的主要工具之一是有限脉冲响应(FIR)滤波器。为提高系统性能要求,所需要的FIR滤波器系数越多(有大量的抽头),当然滤波器的响应也越好。由于大量的抽头增加了对逻辑资源的需求、增加了计算的复杂性,增加了功耗。在多速率信号处理系统中,特别是高倍数的抽取和... 相似文献
13.
有功电能计量IP核的设计 总被引:1,自引:0,他引:1
对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。 相似文献
14.
15.
可配置参数FIR数字滤波系统设计 总被引:1,自引:0,他引:1
概述了有限冲激响应(FIR)数字滤波器的实现方法,并分析了各种方法的优缺点,设计了一个可调参数的FIR数字滤波系统.此系统由PC机根据各种滤波器指标计算出滤波参数,并对现场可编程门阵列(FPGA)芯片内部的FIR多阶滤波器进行参数配置.配置后的FPGA芯片完成具体的滤波运算,滤波后的数据通过USB2.0总线传输至PC机进行显示、分析和储存等进一步处理.在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行.通过验证实验和应用实例证明.此系统参数配置方便,滤波效果良好,迭到了设计的目的. 相似文献
16.
数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件Systemgenerator软件可以方便地在MATLAB中实现算法仿真并可生成FPGA芯片的下载文件,简化了设计流程,降低了开发成本和周期。提出了一种基于计算机ISA总线的系统验证方法。用Systemgenerator设计和仿真基于FPGA芯片的的硬件设计有效地验证了算法并降低了试验成本,是一种好方法。 相似文献
17.
本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度,然后综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4阶到32阶的FIR滤波器,实验结果验证了方法的有效性。 相似文献
18.
19.
针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。 相似文献