基于CMOS摄像头与FPGA的位置检测系统设计

提出采用CMOS数字摄像头采集并提取黑色胶条位置来控制冷却转鼓速度的方法.系统以FPGA作为核心控制器,采用两片SRAM进行乒乓操作,FPGA根据CMOS摄像头输出的同步信号,将采集到的图像信息存储到一片SRAM中,同时读取另一片SRAM中的图像数据并进行图像处理,黑色胶条位置检测采用简单的灰度阈值二值化方法.给出了部分采集图像及仿真结果.采集图像显示,CMOS摄像头成像质量满足工程要求.仿真结果表明,系统实现了SRAM的乒乓操作,并完成了黑色胶条位置检测.系统与冷却鼓连接,实际运行可靠.     

基于FPGA的CMOS图像采集系统设计

随着CMOS集成电路工艺的不断进步和完善，另一种获得图像数据的技术——CMOS图像传感技术发展十分迅速。本文以CMOS图像传感器OV7649为例，主要研究CMOS图像传感器的一般特征及其使用特点，并在分析OV7649输出格式和输出时序的基础上，结合FPGA芯片，设计了图像采集系统。     

基于高速A/D转换器的视频数据采集系统

针对视频采集系统需要对摄像头输出的复合视频信号进行快速转化、采样、存储的要求,设计基于高速A/D转换器TLC5510的视频采集系统。模拟视频信号通过A/D转换器转化为8位灰度值,16位微处理器MC9S12DG128B通过普通IO口,控制FIFO存储器uPD42280写入和读取A/D转换结果,实现视频图像数据的高精度采集。分析了主要芯片的工作原理及时序,描述了软件控制图像数据采集流程。并将采得数据经过处理,与实际图像对比。实验结果表明,该系统在单行扫描时间50μs内能采集160个以上的有效像素点,成像质量高,能满足简单图像处理算法对数据的要求。     

基于FPGA ARM的智能图像门控系统

提出了一种基于图像的智能门控系统,成功改善了传统智能门控系统控制范围小、灵敏度低的缺点。系统采用FPGA+ARM双控制器的硬件结构,实现了系统的小型化和实时性。FPGA控制摄像头采集图像数据,并进行灰度预处理,通过2片SRAM乒乓操作实时缓存图像数据,采用总线的方式与ARM嵌入式系统进行通信,并通过移植OpenCV实现图像门控算法。实验结果表明该系统的准确率达到96%。     

嵌入式机器视觉系统图像处理和传输接口设计

介绍了一种采用CMOS图像传感器来实现智能机器视觉识别的方法,通过LM9638采集图像数据,经过复杂可编程逻辑器件(CPLD)(XC95144-TQ144)进行总线传输和转换,然后ARM以直接内存存取(DMA)的传输方式将图像数据保存到存储器中。同时ARM将采集到的图片数据进行预处理,通过模板对比算法,将采集到的数据与事先存储的数据进行分析和比较,完成机器智能视觉识别。通过CPLD对采集时序进行了分析,并进行了测试仿真,经验证后速度和效果均达到设计要求。     

基于SPCE3200的图像信息采集系统设计

介绍一种新的图像采集系统。该系统以凌阳公司最近推出的嵌入式32位多媒体微处理器SPCE3200为主控制器,OmniVision公司生产的型号为OV7620的CMOS图像传感器为图像采集芯片。OV7620将图像信息采集后以RGB原始数据格式传给SPCE3200,该处理器将数据转化为YUV格式后经内置MPEG 4/JPEG硬件编解码模块压缩编码,然后存储在FLASH中,实现图像信息的采集和保存。主要对相关的软硬件技术做了介绍,并给出电路图与程序流程。采用凌阳公司最近推出的嵌入式32位多媒体微处理器SPCE3200为主控制器,该芯片内置CMOS传感器接口单元,可直接与CMOS传感器相连接,使得硬件电路格外简单。     

基于CPLD的新型视频图像采集板

介绍一种在脱机态能够输出3种格式的视频图像采集板的设计方法，将CCD摄像头输出的视频信号解码成数字分量信号格式，然后在控制电路的控制下，输出标准的CIF、QCIF、SQCIF 3种图像格式之一，并存入帧存储器。计算机模拟和示波器测试表明该设计准确有效。该图像采集板可用于可视电话系统的前端采集部分，也可根据所需图像质量选择3种图像格式之一用于监控系统。     

基于CMOS图像传感器的嵌入式图像采集与格式转化

开发了一种基于CMOS图像传感器的嵌入式图像采集系统.该系统实现了图像有效采集传输的功能,将采集到的Bayer格式数据转化为RGB格式,采用嵌入式系统有利集成化、小型化设计.     

基于OV7725和串口的图像采集验证系统

图像采集系统在今天的应用越来越广泛。文中的设计是一个图像采集系统的子系统,使用OV7725 CMOS图像传感器进行视频采集,使用FPGA做处理器,通过SCCB总线配置图像的输出格式及参数,采用RS232串口与计算机进行通信,使用Python脚本将数据进行编码处理还原为BMP格式的图片并进行验证。结果表明,系统完成了OV7725参数配置及采集,实现了RS232串口的数据传输及图像还原。     

基于32位低端嵌入式系统的图像采集模块

为了实现在嵌入式系统中增加图像采集功能,并进而对图像做进一步的处理,扩展应用范围,可以在系统中使用CMOS数字图像传感器.本文介绍MT9V011 CMOS数字图像传感器在一个基于低端ARM7处理器和CPLD(可编程逻辑器件)的嵌入式系统中的应用.系统通过一片CPLD读取MT9V011采集的图像并缓存到存储器以备后续的处理,利用PC平台验证了图像采集功能.本文给出了一个在低端嵌入式系统中增加图像采集功能的实现方案.     

基于CMOS图像传感器的视频采集系统设计

提出了一种采用Altera公司CycloneⅡ系列的FPGA作为主控芯片,采用OV7670这款CMOS图像传感器作为视频信号源并采用sRAM（静态随机存储器）作为数据缓存的实用方案,实现了对图像传感器寄存器配置、图像传感器输出信号采集、图像数据格式转换、图像数据缓存及最终在VGA显示器上进行图像显示的一系列过程。该视频采集系统设计能够很好地满足实时图像的输出需求。     

A 125 GOPS 583 mW Network-on-Chip Based Parallel Processor With Bio-Inspired Visual Attention Engine

A network-on-chip (NoC) based parallel processor is presented for bio-inspired real-time object recognition with visual attention algorithm. It contains an ARM10-compatible 32-bit main processor, 8 single-instruction multiple-data (SIMD) clusters with 8 processing elements in each cluster, a cellular neural network based visual attention engine (VAE), a matching accelerator, and a DMA-like external interface. The VAE with 2-D shift register array finds salient objects on the entire image rapidly. Then, the parallel processor performs further detailed image processing within only the pre-selected attention regions. The low-latency NoC employs dual channel, adaptive switching and packet-based power management, providing 76.8 GB/s aggregated bandwidth. The 36 mm² chip contains 1.9 M gates and 226 kB SRAM in a 0.13 mum 8-metal CMOS technology. The fabricated chip achieves a peak performance of 125 GOPS and 22 frames/sec object recognition while dissipating 583 mW at 1.2 V.     

A 1000 FPS at 128/spl times/128 vision processor with 8-bit digitized I/O

This paper presents a mixed-signal programmable chip for high-speed vision applications. It consists of an array of processing elements, arranged to operate in accordance with the principles of single instruction multiple data (SIMD) computing architectures. This chip, implemented in a 0.35-/spl mu/m fully digital CMOS technology, contains /spl sim/ 3.75 M transistors and exhibits peak performance figures of 330 GOPS (8-bit equivalent giga-operations per second), 3.6 GOPS/mm/sup 2/ and 82.5 GOPS/W. It includes structures for image acquisition and for image processing, meaning that it does not require a separate imager for operation. At the sensory side, integration and log-compression sensing circuits are embedded, thus allowing the chip to handle a large variety of illumination conditions. At the processing plane, analog and digital circuits are employed whose parameters can be programmed and their architecture reconfigured for the realization of software-coded processing algorithms. The chip provides, and accepts, 8-bit digitized data through a 32-bit bidirectional data bus which operates at 120 MB/s. Experimental results show that frame rates of 1000 frames per second (FPS) can be achieved under room illumination conditions; applications using exposures of about 50 /spl mu/s have been recently reached by using special illumination setups. The chip can capture an image, run approximately 150 two-dimensional linear convolutions, and download the result in 8-bit digital format, in less than 1 ms. This feature, together with the possibility of executing sequences of user-definable instructions (stored on a full-custom 32-kb on-chip memory), and storing intermediate results (up to 8 grayscale images) makes the chip a true general-purpose sensory/processing device.     

新形势下我国移动芯片技术产业发展研究

可穿戴设备及传感器的飞速发展给移动芯片带来新的发展空间,64位架构渐成主流也推动ARM向传统服务器领域进军。本文重点讨论新形势下移动通信芯片、应用处理器芯片、传感器芯片、可穿戴芯片等的发展趋势,对64位AP产业化进程、传感器芯片组织模式、芯片制造工艺升级等问题进行研究分析,并提出我国芯片产业发展相关建议。     

A systems approach to custom VLSI for a digital color imagingsystem

An analysis of system requirements is presented that guides the design of a chip set that provides all the required functionality and control for single-sensor color imaging systems. The first device is a color filter array (CFA) processor that processes the single stream of sparse color information from an unconventional CFA pattern and produces a full-resolution color image in real time. The second chip is a red, green, and glue (RGB) processor that improves the image quality of the reconstructed RGB data by performing black-level adjustment, color matrixing, gamma correction, and edge enhancement, again in real time. The third device is a timing controller with an architecture specifically suited to imaging systems. The chips are algorithm specific, and the algorithms, architectures, and design methodology are detailed. The chip set is readily applicable to slide and negative film-to-video converters, electronic still cameras, and component or composite video cameras. It is capable of operation with NTSC, CCIR 601, and PAL/SECAM video standards     

A 4-MB on-chip L2 cache for a 90-nm 1.6-GHz 64-bit microprocessor

A 4-MB L2 data cache was implemented for a 64-bit 1.6-GHz SPARC(r) RISC microprocessor. Static sense amplifiers were used in the SRAM arrays and for global data repeaters, resulting in robust and flexible timing operation. Elimination of the global clock grid over the SRAM array saves power, enabled by combining the clock information with array select signals. Redundancy was implemented flexibly, with shift circuits outside the main data array for area efficiency. The chip integrates 315 million transistors and uses an 8-metal-layer 90-nm CMOS process.     

基于MAX197的高精度数据采集系统

模数（A/D）转换芯片广泛应用于数据采集和信号检测中,其精度一般在8～24位之间。主要以MAXIM公司的MAX197模数转换芯片和ATMEL公司的AT89S52单片机设计的12位精度数据采集系统为例,详细说明了单片机高精度数据采集系统的设计方法及单片机数字滤波的方法。     

基于ARM和ZigBee的无线温度采集系统设计

为实现温度的无线实时监测,设计了一种基于ZigBee技术的无线温度采集系统。系统由两块CC2430芯片组成一对ZigBee无线收发模块,将采集到的片内温度数据进行无线发送,并将结果显示在上位机ARM9上,以达到温度实时监测的目的,经实验验证,设计达到了预期目标。     

基于FPGA的实时视频图像几何校正系统设计

基于后向映射查找表结构的几何校正算法的研究,针对双线性插值算法的特殊性,提出了四邻域像素的图像存储和插值方法,实现了图像插值时对静态存储器SRAM的快速随机读写。根据该方法设计的基于FPGA的实时视频图像几何校正系统的视频延时小于一帧,只需要改变视频图像的后向映射查找表,就可实现不同映射的视频图像几何校正。