可编程器件设计中跨时钟域的同步设计问题

介绍可编程器件异步设计中的亚稳态现象及其可能造成的危害,阐述同步设计的重要性.通过具体的设计实例论证了跨时钟域同步处理的必要性,并给出一种实现跨时钟域同步处理的方法和具体电路实例.     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

一种基于Muller流水线的异步流水线物理实现流程

为了克服异步电路实现工具不统一、实现复杂度较高的问题,提出了一种新的异步流水线实现流程.基于功能将实现流程分为同步时序约束和异步控制实现两个部分,对同步时序约束采用虚拟时钟,对异步控制实现采用真实延时控制,通过在实际的异步控制信号下的静态时序分析得到时序结果.实验和仿真结果一致表明,该流程可以完全利用成熟的电路自动化设计工具实现,极大地降低了异步流水线的实现难度.     

基于CPLD的异步串行接口芯片设计

针对传统的异步串行接口设计方法,本文提出了通过VHDL语言在CPLD（复杂的可编程逻辑器件）上实现异步串行接口的设计方法．并通过MAXplus软件对软件程序仿真验证和硬件实测,结果表明,此电路工作正确可靠,灵活性强,能满足设计要求。     

印制电路板的抗干扰性设计

机电专业学生在电子产品设计制作中 ,必须自己设计制作印制电路板 ,印制电路板是电路中器件、信号线、电源线的高密度集合体 ,印制电路板设计得好坏 ,对抗干扰能力影响很大 ,故印制电路设计决不单是器件、线路的简单布局安排 ,还必须考虑抗干扰性的设计原则。一、印制电路板上器件的合理布局及其抗干扰印制电路板是电路的核心部件 ,器件布置的合理与否 ,对电路的可靠性有很大影响。总体上器件布置应符合器件相互间电气干扰小的原则。(一 )元器件的布置1 .元器件的跨距元器件的跨距是指元器件成型后两引线脚之间的距离 ,它是由元器件的外形尺…     

基于异步替换的异步流水线设计

本文提出了异步替换的概念,即将同步流水线的控制通路和数据通路分离,然后将控制部分用异步结构实现,替换同步控制结构,以完成异步流水线的设计。本文首先提出并证明了基于寄存器的异步流水线结构能够获得与同步流水线相似的性能。一个用于异步替换的设计流程被提出,并被用于一款16位DSP的设计。结果显示,与同步结构相比约20％的性能获得了提升,这证明了异步替换的可行性。利用异步替换,可以充分利用同步流水线的丰富资源方便地设计异步流水线。     

基于单片机实现的交流调压及其在交流电机软启动器中的应用

将交流调压的基本原理应用到了异步电动机软启动器中,分析了软启动器的硬件系统结构框图和软件实现方法,同时设计了一种利用高速光耦取代同步变压器实现同步脉冲和触发脉冲的硬件电路,使软启动器真正实现了全数字化.     

在系统可编程技术在电法发送机设计中的应用

介绍了在系统可编程器件LC4256-100T的器件结构,并以此设计了地球物理勘探中多功能电法发送机的信号发生和逻辑控制部分,给出了发送机设计的系统结构图.主控模块包括分频器、时序状态机、多路选择器、波形合成、同步输出等电路,各功能模块均以超高速硬件描述语言VHDL作为设计输入,并在集成开发套件ispLever 3.0中进行了器件适配及计算机仿真验证.利用可编程器件丰富的片上资源,将计数器、分频器、多路选择器、控制器、波形合成、过流保护等电路集成于单片上,减少了外围器件,降低了功耗,提高了仪器性能.实践结果表明:发送机具有在系统可重构功能的能力,可产生16种信号波形,频点丰富,可用于开展多种电法勘探方法;密频比设计可有效地提高对地层的分辨力.     

稀土永磁同步电机优化设计分析

该文系统全面地研究异步起动稀土永磁同步电动机优化设计方法 ,包括电机主要结构尺寸的确定原则 ,电路参数的计算方法和电机起动性能的计算方法等。以此为基础 ,通过对各种计算方法的对比 ,明确指出各种方法的特点     

FIFO电路在液晶显示控制器中的应用

在分析液晶显示（LCD）控制器总体结构的基础上，阐述了用异步FIFO（先进先出）电路来解决显示存储器的并发访问和异步时钟域问题．给出了FIFO电路结构，并对其工作原理进行了分析．为减小亚稳态的出现几率，提高电路的工作稳定性，提出了两种方法来优化FIFO电路．一是用格雷码代替二进制编码，因为格雷码在任意两个相邻的数之间转换时，只有一个数位发生变化，这样可以有效缩短过渡周期．二是用两级触发器来同步输入的异步信号．FIFO电路使用VerilogHDL语言实现，并用Modelsim进行仿真．该设计已经成功运用到一款针对手持设备应用的LCD控制器中，测试结果表明该控制器工作正常，画面稳定、清晰．     

集成计数器异步级联电路仿真问题研究

在设计任意进制计数器时,若需设计的进制数N大于集成计数芯片最大计数进制M,则需要采用多个芯片通过同步级联或异步级联方法来实现.以异步级联方法设计的任意进制计数器,在进行软件仿真时,由于软件漏洞,计数器并不是从00开始计数,而是从10开始.以此为契机,通过引导学生结合所学知识在设计电路中加入消1功能来解决该问题,达到锻炼...     

浅谈印刷电路板的设计原则和抗干扰措施

印制电路板（PCB）是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展,PCB的密度越来越高,PCB设计的好坏对抗干扰能力影响很大。因此,在进行PCB设计时,必须遵守PCB设计的一般原则,并应符合抗干扰设计的要求。     

基于FPGA的位同步信号提取电路

本文介绍了一种采用锁相环来实现位同步信号提取的电路,该电路采用VHDL语言编程并且利用FPGA器件予以实现。经过实际分析测试,所设计的电路不仅稳定可靠并且同步速度快。     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

小型高可靠三级晶体闸流管的研制

介绍了一种小型高可靠三级晶体闸流管的设计和制造工艺,该器件是军用装备点火电路中必不可少的重要器件。     

CMOS电路中系统级低功耗设计研究

首先对SOC的概念和降低功耗的重要性做了简单介绍;接着阐述了CMOS电路的功耗来源和集成电路低功耗设计的基本方法.重点讨论了系统级低功耗设计的思想路线和具体方法.给出了并行技术、流水线技术和异步电路结构等技术方法.明确指出了降低集成电路功耗的根本所在,使之集成电路的低功耗设计成为有的放矢.     

正交设计法在异步电机优化设计中的应用

本文针对三相异步电动机优化设计问题,根据正交设计理论,提出了一种新的电机优化方法——正交设计法。指出电机优化设计应属于求解非线性混合离散规划问题,正交设计法则是解决此类问题的一种有效的优化设计方法。通过对两台三相异步电动机的有效材料费用进行优化,优化结果表明:该法是一种实用和有效的电机优化方法。     

异步时序电路设计的系统方法

本文用同步时序电路设计的系统方法和硬件结构形式处理异步电路设计,把异步和同步时序电路设计方法统一起来了。这不仅大大简化了时序电路的设计过程,而且能满足现代设计关于系统性、清晰性和可靠性的要求。     

时差法超声波流量计的研究

当今在许多工业生产和科研活动中,流量测量是必不可少的。而超声波流量计以其非接触、易于安装维护的优点得到了广泛的应用。根据设计的具体情况,对时差式超声流量计的硬件电路进行了详细的分析,讨论了器件的选择和参数设计的问题,设计出单片机外围设计电路部分以及性能良好的接收发射电路。     

电动机正反转电路的故障判断方法及改进

介绍了在生产过程中三相异步电动机正反转电路的故障判断方法 ,指出了常规正反转电路的缺陷 ,设计了改进电路