基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programmable gate array,FPGA)的高速实时数据传输方案。该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整。同时,利用提出的数据传输同步方法-系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本。     

RS-485总线的高速串行远距离数据传输

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

RS-485总线的高速串行远距离数据传输方法

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

改进的载波频率相位联合估计方案及其FPGA实现

针对时分多址(TDMA)突发传输通信系统中的同步问题,提出了一种改进的载波频率和相位联合估计方案.该方案利用传统突发传输通信系统数据帧结构中用于位定时估计的训练序列,同时实现载波频率偏差、位定时偏差和载波相位估计.采用该方案,可缩短或完全去除传统的采用突发模式传输的通信系统训练序列中用于载波频率估计的部分,有效地提高时分多址系统的频谱利用率.在FPGA平台上对该方案做了硬件实现,综合结果表明其最大工作时钟频率可达70 MHz,可用于高速宽带数据传输系统.     

基于LVDS的高速数据传输技术实现

为实现高速数据采集系统中多路串行数据的内部传输,解决常规时钟同步所带来的时钟资源不足的问题,笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统,通过介绍基于LVDS的高速数据传输技术,提出了基于过采样法的时钟恢复思想、原理解决方法,分析了时钟数据恢复过程,数据传输测试实验结果显示该系统可实现高速串行数据传输,为基于FPGA的高速数据传输,尤其是为多通道大数据量传输提供了可供参考的解决方案。     

RS485高速数据传输协议的设计与实现

为实现远距离的高速基带信号传输,该文设计了一种以RS485标准为物理层基础,在现场可编程门阵列(FPGA)平台上实现的数据传输协议.该协议利用串行信号的跳变沿作为高速时钟检测的起点实现位同步,可以有效地解决信号码间干扰问题;利用8B/10B编码实现帧同步,可以保证位同步的准确性和帧同步控制字符的可靠性.该文利用FPGA平台对协议进行了实验测试,测试结果表明该协议可以实现220 m距离上的14.5 Mb/s的有效数据传输,为长距离的高速数据传输提供了可靠的实现方法.     

一种U盘单向高速读取系统设计

为了防止计算机数据被U盘反向窃取,造成信息泄露,提出了一种基于光纤的U盘单向高速读取系统,可以实现数据的高速单向准确传输。基于Linux系统平台,采用管道技术,实现NAND FLASH接口对打包文件的数据传输。以光纤作为数据传输手段,基于FPGA设计数据编码和解码模块,通过研究曼彻斯特编码与同步传输的特性,设计了一种具有时钟线的数据编码传输方式,实现高速准确传输。采用高速USB与上位机进行通信,并利用SDRAM设计FIFO缓存方案,克服USB数据传输中的干扰。实验结果表明:FAT32、exFAT、NTFS 3种文件系统的U盘传输速度均在15 MB/s以上,文件传输的正确率可达到100%,满足U盘单向读取系统的需求。     

一种光纤通信数据传输及误码率测试方法

针对大数据量的实时、长距离、准确传输的要求,基于光纤通信、FPGA技术和Aurora协议设计了一种数据高速串行传输方案,采用格雷码计数的异步先入先出(FIFO)缓存模块和可扩展的Aurora协议标准,实现了高速数据传输和误码率的测试。仿真实验测试结果表明,采用基于Aurora协议的光纤数据传输方式,可保证光纤通信中高速数据传输信道的稳定性和时钟的同步性,实现低误码率、高可靠性的数据传输。     

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。     

基于CY7C68013A的高速遥测数据采集系统设计与实现

为解决固态存储器与地面设备连接时传输速率较慢的问题,提出一种基于CY7C68013A的高速遥测数据采集系统。系统以FPGA为控制中心接收并处理两路数据,利用低压差分信号技术(low voltage differential signaling,LVDS)发送命令并接收高速遥测数据,通过USB接口芯片CY7C68013A与地面计算机进行通信。重点研究了接口芯片CY7C68013A工作在同步SLAVE FIFO模式时,系统硬件电路设计、FPGA逻辑设计以及68013固件的设计。实现了计算机对采集系统多命令的下发,以及采集系统遥测数据的高速传输。经试验验证表明,该高速遥测数据采集系统性能稳定,数据传输可靠,无丢数现象,平均传输速率可达14 MB/s,已应用于某航天遥测数据采集系统。     

高清晰度数字电视中的符号定时检测算法

分析研究了欧洲数字视频地面广播（DVB－T）系统，提出了基于FPGA的COFDM接收机同步解决方案，对该方案中的符号定时同步，步骤同步和采样钟同步作了简要阐述了，经大量的同步算法仿真分析，提出一种新的符号定时检测算法：通过设置门限、保持窗宽和相应时延可准确估计符号起始位置及频偏，相应的FPGA硬件电路经高清晰度数字电视功能样机调试证明，该算法实现复杂度低且性能优良。     

数字电视地面广播中的符号同步控制

在阐述宽带数字电视地面广播（BDB-T）中符号同步基本原理的基础上，提出了一种新的符号同步控制方案并设计出相应的FPGA(Field Programmable Gate Array)硬件电路，通过在实际无线环境中的传输测试，证明该方案在数字电视地面广播系统中，能合理正确地校正控制结构，易于实现且性能优良。     

基于DSP和FPGA的实时视频处理平台的设计与实现

基于高速数字信号处理器（DSP）和大规模现场可编程门阵列（FPGA）,成功地研制了小型化、低功耗的实时视频采集、处理和显示平台.其中的DSP负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/解码器进行设置的I2C控制核等.通过增大FIFO位宽、提高传输带宽,降低了占用EMIF总线的时间;利用数字延迟锁相环逻辑,提高了显示接口时序控制精度.系统软件由驱动层、管理层和应用层组成,使得硬件管理与算法程序设计彼此分离,并能协同工作.系统中的图像缓冲区采用了三帧的配置方案,使得该平台最终具有对PAL/NTSC两种制式的全分辨率彩色复合视频信号进行实时采集、显示和处理的能力.     

基于FPGA的多路温度测量系统

讨论了一种以FPGA为核心的多路温度测量系统、该系统能进行单路定时和多路循环温度测量;以及测量数据的存储和异步传送;并具有高集成度、高速和高可靠性的特点.     

一种改进的BPSK信噪比估计方法及其FPGA实现

传统的二进制相移键控(binary phase shift keying,BPSK)信号的最大似然信噪比估计方法需要数据辅助,绝大多数只能在符号同步后进行估计,且不能有残余的载波相偏?针对此问题对该估计算法进行改进?利用二次方去除信号中的相位调制,不再需要数据辅助;对同相和正交通道分别进行处理,合并估计结果消除解调载波的相偏影响;直接对模/数(analog to digital, A/D)转换后样值进行分组估计,不需要进行符号同步?改进的信噪比估计算法复杂度低,是一种盲估计算法,可在符号同步前进行估计,且允许解调载波存在相差,具有很高的实用性?仿真表明,该算法在较低的信噪比下仍然有较高的估计精度,采用现场可编程逻辑门阵列(field programmable gatearray,FPGA)对改进算法进行了验证?     

多通道并行TD-LTE小区搜索架构设计与FPGA实现

移动终端通过小区搜索完成与网络的接入工作.为了更快地完成时分长期演进 (time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构.主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化.采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间.并以Altera的EP4SGX230KF40C2 芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作.实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE 系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中.     

码复用差分混沌键控性能分析与同步算法

码复用差分混沌键控(code-shifted differential chaos shift keying,CS-DCSK)是一种具有优良抗多径衰落能力的非相干混沌调制技术,虽然非相干混沌调制技术不需要在接收端恢复混沌载波,但准确的符号同步是保证系统性能的前提.介绍了CS-DCSK系统的结构模型,包括发射机和接收机原理以及CS-DCSK独特的信号帧结构,然后采用高斯近似法(Gaussian approximation,GA)分析了高斯信道和Nakagami-m衰落信道下符号同步误差对CS-DC-SK误码性能的影响,最后提出一种符号同步算法,该算法通过发送训练序列首先完成帧间的粗同步,在粗同步的基础上完成帧内的细同步.仿真结果表明,在高斯信道和Nakagami-m衰落信道下,仿真结果与理论分析基本一致.通过与理想同步情况下的误码率性能比较,提出的同步算法存在2 dB左右的性能损失.     

基于FPGA面向多媒体处理的MPSoC

针对嵌入式单核处理器处理速度慢及主频提升受限等问题,提出了嵌入式双核处理器(two-cores embedded processor,TEP)模型.针对处理器运行时对存储器的依赖和分配问题,提出了基于非统一存储结构模拟分布式存储结构的方案;针对多核间对共享数据存储器的访存问题,给出了从属单元的仲裁机制,实现了共享资源的访问;针对面向多媒体应用的多核处理器间传输数据量大及通讯开销高的问题,提出了基于消息数据分离的传输方案.系统在FPGA平台进行了实现和验证,测试结果表明,TEP系统以较少的资源消耗和通讯开销获得了大加速比的性能.     

多轴激光位移测量同步采样技术

采用基于广播总线的同步采样技术,提出6轴高精密XY工件台激光位移测量的同步测量架构.设计专门的同步动作控制器和同步信号总线,实现6轴激光位移测量系统的同步采样,提高了数据采样频率.结果表明:6个激光测量轴之间的同步采样时间误差最大为1.616ns,并由此引起的位移测量误差是0.808nm;在硬件读取数据方式下,6个激光测量轴最高采样频率可达640kHz.