共查询到10条相似文献,搜索用时 62 毫秒
1.
针对边界跟踪的复杂问题,首次提出了边界跟踪问题的数据并行、处理并行的系统并行处理模式。在图像预处理中,实时实现了Roberts算子和图像分割;在图像跟踪中,实时地实现了链码结构的边界跟踪;在硬件结构中,采用了功能流水线的方法,实现了图像采集、图像预处理,边界跟踪的综合集成,由此实现了边界的高速跟踪。论述了并行数据存取原理,介绍了边界跟踪系统的整体结构以及并行预处理,并行跟踪的方法,给出了边界跟踪的 相似文献
2.
3.
可重构计算系统成为加速计算密集型应用的重要选择之一.在众多受到关注的计算密集型问题中,矩阵三角化分解作为典型的基础类应用始终处于研究的核心地位,在求解线性方程组、求矩阵特征值等科学与工程问题中有重要的研究价值.本文面向矩阵三角化分解中共有的三角化计算过程,通过分析该过程的线性计算规律,提出一种适于硬件并行实现的子矩阵更新同一化算法及矩阵三角化计算FPGA (Field Programmable Gate Array)并行结构.针对LU矩阵三角化分解在并行结构模板上的高性能实现及优化方法开展了研究.理论分析表明,该算法针对矩阵三角化计算过程具有更高的数据并行性与流水并行性;实验结果表明,与通用处理器的软件实现相比,根据该算法实现的矩阵三角化分解FPGA并行结果在关键计算性能上可以取得10倍以上的加速比. 相似文献
4.
介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。 相似文献
5.
设计了一种基于FPGA的视频字符叠加系统,利用视频解编码芯片和FPGA对视频数据进行采集和处理,生成所需的带字符的视频.介绍了系统的硬件构成、YUV数字视频信号、PC控制、视频字符叠加的原理和具体的程序设计思想,并对其中的难点进行了详细分析.本设计可以在视频的任意位置叠加字符和图像,内容变动时容易修改. 相似文献
6.
实时图像分割对于实时图像处理系统具有非常重要的意义。对于具有二次曲线边界的图像,为了确定其边界以进行实时分割,必然涉及到硬件电路上数据的开方等复杂计算,这对于一般情况下数据传输速率达到80MHz左右的实时图像处理系统来说无疑是个很大的挑战。为了完成图像分割,文章通过一种逐位比较的算法以确定图像边界,该算法的数学本质是利用二分法进行数值计算。而在具体实现方面,设计了基于FPGA的硬件电路,其中处理器内部结构采用数据通路和数据控制通路分离的方式,并通过VerilogHDL语言编程下载。最终实现了对具有二次曲线边界的图像的实时物理分割。 相似文献
7.
8.
9.
一种新的车牌图像字符分割与识别算法 总被引:5,自引:0,他引:5
提出了一种新的字符分割算法,该算法利用由中间向两端搜索的方法确定字符的上下边界,且利用一维循环清零法及先验知识垂直分割得到单个的字符。实验结果表明,该算法较好的解决了以上问题,适用于各种质量的车牌图像,分割的正确率较高。 相似文献
10.
为满足CT图像重建系统的实时处理要求,提出了一种基于FPGA实现CT图像重建的加速方法。首先将滤波反投影算法进行并行性分解,然后采用并行流水线设计思想,给出了算法在FPGA上实现的总体结构,并且分别给出滤波、反投影、循环累加等主要功能单元的电路设计,最后在FPGA上实现了12条并行流水线重建系统。实验结果表明,与基于CPU的图像重建相比较,基于FPGA的重建系统重建出的图像绝对误差小于0.4%,加速比在100倍以上,且重建图像的规模越大,加速效果越明显。 相似文献