共查询到20条相似文献,搜索用时 171 毫秒
1.
过去通常直接组装到PCB板上的元器件,现在都集成到小型的单一封装基板——模块基板上,所构成的SiP(系统级封装)或RF模块等各种各样的功能模块已经越来越多地应用到电子设备中。模块基板是用于连接半导体器件和PCB板的部件,其尺寸、形状同封装的大小相当。具体来说,模块基板包括BGA基板、SiP及MCM(多芯片模块)基板、TAB(tape-automated bonding)基 相似文献
2.
研制一种用于无线传感网的多芯片组件(3D-MCM).采用层压、开槽等工艺获得埋置式高密度多层有机(FR-4)基板,通过板上芯片(COB)、板上倒装芯片(FCOB)、球栅阵列(BGA)等技术,并通过引线键合、倒装焊等多种互连方式将不同类型的半导体芯片三维封装于一种由叠层模块所形成的立体封装结构中;通过封装表层的植球工艺形成与表面组装技术(SMT)兼容的BGA器件输出端子;利用不同熔点焊球实现了工艺兼容的封装体内各级BGA的垂直互连,形成r融合多种互连方式3D-MCM封装结构.埋置式基板的应用解决了BGA与引线键合芯片同面组装情况下芯片封装面高出焊球高度的关键问题.对封装结构的散热特性进行了数值模拟和测试,结果表明组件具有高的热机械可靠性.电学测试结果表明组件实现了电功能,从而满足了无线传感网小型化、高可靠性和低成本的设计要求. 相似文献
3.
4.
后摩尔时代的封装技术 总被引:4,自引:2,他引:2
童志义 《电子工业专用设备》2010,39(6):1-8
介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。 相似文献
5.
<正> 1 引言 下填充,就是在倒装焊接装片的芯片下面,或在焊球(或焊柱)组装安装器件的管壳下面填充粘接剂,用以把芯片与封装外壳基板、或封装外壳基板与组装的印制板粘接起来,从而使它们之间由于热膨胀失配产生的集中在芯片与封装外壳、或封装外壳基片与组装印制板间焊料连接点的热应 相似文献
6.
多芯片组件(MCM)是从混合集成电路(HIC)发展而来的。HIC的发展已经有三十多年的历史了,它是把IC芯片与微型元件组装在用某种工艺制作布线的同一个基板上,封装起来,从而实现一定的功能。这种方式在系统的小型化和提高系统可靠性方面发挥了积极的作用。但是,人们在应用中也发现,无论采用何种封装技术后的裸芯片,无论是金丝球焊还是BGA,在封装后裸芯片的性能总是比未封装时要差一些。进入八 相似文献
7.
8.
9.
基于埋置式基板的3D-MCM封装结构的研制 总被引:2,自引:0,他引:2
研制一种用于无线传感网的多芯片组件(3D-MCM) . 采用层压、开槽等工艺获得埋置式高密度多层有机(FR-4)基板,通过板上芯片(COB) 、板上倒装芯片(FCOB) 、球栅阵列(BGA)等技术,并通过引线键合、倒装焊等多种互连方式将不同类型的半导体芯片三维封装于一种由叠层模块所形成的立体封装结构中;通过封装表层的植球工艺形成与表面组装技术(SMT)兼容的BGA器件输出端子;利用不同熔点焊球实现了工艺兼容的封装体内各级BGA的垂直互连,形成了融合多种互连方式3D-MCM封装结构. 埋置式基板的应用解决了BGA与引线键合芯片同面组装情况下芯片封装面高出焊球高度的关键问题. 对封装结构的散热特性进行了数值模拟和测试,结果表明组件具有高的热机械可靠性. 电学测试结果表明组件实现了电功能,从而满足了无线传感网小型化、高可靠性和低成本的设计要求. 相似文献
10.
传统的超宽带T/R组件采用的是两维砖块式结构,体积和重量已不适应目前小型化、低剖面、易共形的相控阵天线要求。文中提出的基于硅基堆叠系统级封装(SIP)技术,将四通道的射频芯片高度集成在硅基介质基板上,将多层介质基板厚金压合,实现多层堆叠的三维封装。通过采用芯片多功能集成技术和超宽带射频信号的垂直互连技术,设计出三维堆叠的四通道超宽带T/R组件。T/R组件带宽为6 GHz~18 GHz,单通道的发射功率优于23 dBm,接收增益优于20 dB,可实现6位数控衰减及6位数控移相,尺寸仅有13.0 mm×13.0 mm×3.4 mm。该技术可以实现多通道超宽带T/R组件的SIP封装,有利于工程应用。 相似文献
11.
12.
文章论述了超CSPTM圆片级封装技术工艺。在封装制造技术方面此CSP封装技术的优越性在于其使用了标准的IC工艺技术。这不仅便于圆片级芯片测试和老炼筛选,而且在圆片制造末端嵌入是理想的。同时,文章也论述了超CSP封装技术的电热性能特征。 相似文献
13.
杨建生 《电子工业专用设备》2006,35(11):50-55
概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。 相似文献
14.
随着电子封装持续向小型化、高性能的方向发展,基于硅通孔的三维互连技术已经开始应用到闪存、图像传感器的制造中,硅通孔互连技术的可靠性问题越来越受到人们的关注。将硅通孔互连器件组装到PCB基板上,参照JEDEC电子封装可靠性试验的相关标准,通过温度循环试验、跌落试验和三个不同等级的湿度敏感性测试研究了硅通孔互连器件的可靠性。互连器件在温度循环试验和二、三级湿度敏感试验中表现出很好的可靠性,但部分样品在跌落试验和一级湿度敏感性测试中出现了失效。通过切片试验和扫描电子显微镜分析了器件失效机理并讨论了底部填充料对硅通孔互连器件可靠性的影响。 相似文献
15.
16.
C. A. Neugebauer 《Journal of Electronic Materials》1989,18(2):229-239
This paper concentrates on the materials requirements anticipated for future packaging strategies of electronic components
beyond the 1st level package. This includes Wafer Scale Integration (Level 0), hybrid assembly of bare chips in multichip
modules (Level 1.5), printed wiring board (PWB) assembly, including surface mount (Level 2), and higher levels (connectors,
mother boards, and cables). Furthermore, high-performance digital VLSI logic packaging only is addressed, to the exclusion
of memory, analog, and power circuitry (except power supplies). 相似文献
17.
Advanced packaging technologies for CMOS based high performance Fujitsu Global Server GS8900, released in late 1999, are introduced in this paper. Extending a new standard for technological leadership among large-scale enterprise servers, the GS8900 broke the 2000 MIPS barrier in performance for the first time by taking advantages of Fujitsu advanced 0.18 μm copper wiring process and chip/MCM/system packaging capabilities, delivering a doubled performance in comparison to its predecessor. The packaging technologies are uniquely characterized in several aspects. First, the high density stacked via type MCM-D technology features four pairs of CPU tightly coupled multiprocessor and large capacity second caches, the maximum processor terminal count is more than 10,000. The processors are wired onto a multilayer thin film MCM substrate with 153 μm pitch high-density area array lead-free bumps. Secondly, maximum four CPU-MCMs, including 16 CPU processors, and 64 GB main memory modules are mounted on one multilayer system board of high frequency transmission properties. Each MCM is held through a high-density ZIF connector of around 3000 I/Os in a 1.27 mm pitch full matrix, which is assembled on the system board with lead-free solders. Thirdly, advanced cooling technologies are developed for improving the system performance and reliability 相似文献
18.
19.
采用晶圆级芯片尺寸封装(WLCSP)工艺完成了一款小型化CMOS驱动器芯片的封装.此WLCSP驱动器由两层聚酰亚胺(PI)层、重分配布线层、下金属层和金属凸点等部分构成.完成了WLCSP驱动器的设计,加工和电性能测试,并且对其进行了温度冲击、振动和剪切力测试等可靠性试验.结果表明,经过晶圆级封装的CMOS驱动器体积为1.8mm×1.2mm×0.35 mm,脉冲上升沿为2.3 ns,下降沿为2.5ns,开关时间为10.6 ns.将WLCSP的驱动器安装至厚度为l mm的FR4基板上,对其进行温度冲击试验及振动试验后,凸点正常无裂痕.无下填充胶时剪切力为20 N,存在下填充胶时,剪切力为200 N. 相似文献
20.
综述了微电子机械系统(MEMS)封装主流技术,包括芯片级封装、器件级封装和系统及封装技术进行了。重点介绍了圆片级键合、倒装焊等封装技术。并对MEMS封装的技术瓶颈进行了分析。 相似文献