高压超结VDMOS结构设计

为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析。最终设计了一个击穿电压为815V,比导通电阻为23mΩ.cm2的超结VDMOS。     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

一款700 V VDMOSFET结终端结构设计

为了提高功率器件结终端击穿电压,节约芯片面积,设计了一款700 V VDMOSFET结终端结构。在不增加额外工艺步骤和掩膜的前提下,该结构采用场限环-场板联合结终端技术,通过调整结终端场限环和场板的结构参数,在151μm的有效终端长度上达到了772 V的击穿电压,表面电场分布相对均匀且最大表面场强为2.27×105V/cm,小于工业界判断器件击穿场强标准(2.5×105 V/cm)。在保证相同的击穿电压下,比其他文献中同类结终端结构节约面积26%,实现了耐压和可靠性的要求,提高了结终端面积的利用效率。     

硅低频大功率管制造中出现EB结软击穿问题的讨论

在3DD15、D7312、DD03等一类硅低频大功率管技术参数中,有一项重要的直流参数,即发射结反向击穿电压BV_(EBO)。EB结反向特性的硬、软和高低,直接影响交、直流讯号的正常放大,按技术指标的规定,一般均要求BV_(EBO)≥5V(测试条件I_B=1mA)且呈硬击穿。根据3DD15、DD03、D7312等一类低频大功率管的工艺结构设计,为了保证器件在大电流工作时也有同样足够的电流放大系数以及有较高的BV_(EBO)、BV_(CEO),我们选取基区浓度N_D=(1～5)×10~(18)cm~(-3),N_(e)=1×10~(21)cm(-3),X_(ic)≈30μm,X_(ie)=15～20μm,实际制得的管子EB反向击穿电压BV(EBO)均能达到12V以上,且     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B+离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

4H-SiC TSOB结势垒肖特基二极管的结构优化设计

室温下,沟槽底部有氧化物间隔的结势垒肖特基二极管的击穿电压达到2 009V,正向导通压降为2.5V,在正向偏压为5V时,正向电流密度为300A/cm2。在P型多晶硅掺杂的有源区生成双层SiO2间隔,以优化漂移区电场分布,正向导通压降为2.5V,击穿电压达到2 230V,耐压值提高11%。反向电压为1 000V时,反向漏电流密度比普通结构降低90%,有效地降低了器件的漏电功耗。普通结构的开/关电流比为2.56×103(1~500V),而改进结构的开/关电流比为3.59×104(1~500V)。     

采用场板和B+离子注入边缘终端技术的Ti/4H-SiC肖特基势垒二极管

采用自主外延的4H-SiC外延片,利用PECVD生长的SiO2做场板介质,B 离子注入边缘终端技术,制造了Ti/4H-SiC肖特基势垒二极管.测试结果表明,Ti/4H-SiC肖特基势垒二极管的理想因子n=1.08,势垒高度(ψe)=1.05eV,串联电阻为6.77mΩ·cm2,正向电压为4V时,电流密度达到430A/cm2.反向击穿电压大于1.1kV,室温下,反向电压为1.1kV时,反向漏电流为5.96×10-3 A/cm2.     

GaAlAs/GaAs宽禁带发射极异质结微波双极型晶体管的设计制造和性能

本文比较详细地叙述了GaAlAs/GaAs宽禁带发射极异质结微波双极型晶体管的设计原理、制作工艺和实验结果。在叙述原理时着重于与Si微波功率管的对比,并将实验结果和理论值进行了对比和分析,指出了进一步改进高频性能的途径。已经得到的初步实验结果为:击穿电压BV_(ceo)=80V,l_(cmax)=200mA(发射结面积为A_B=2×10~(-4)cm~2),电流增益h(fe)=20～300,最大振荡频率f_(max)=1.2GHz,特征频率f_T=2.0GHz(V_(ce)=20V,I_c=20mA),实测到的温度-电流增益h_(fe)曲线说明晶体管的工作温度可高达350℃。     

InGaAs/InP微波双极型晶体管的研制

本文叙述双收集区NpnN型InGaAs/InP异质结双极型晶体管的实验结果.给出器件的击穿特性、开关特性.高频特性和温度特性.理论分析和实验结果表明,n型InGaAs第一收集区的厚度对晶体管的击穿特性和开关特性有重要影响.器件的击穿电压BV_(CE0)=20伏,贮存时间t_s=0.5ns(Ic=50mA,I_(B1)=10mA,回抽电流I_(B2)=0),f_T=1.2GHz(V_(CE)=6V,Ic=15mA).在77～433K范围内h_(fe)变化很小,在4K下h_(fe)≌1,并表现出强烈的俄立(Early)效应.     

端接DDR DRAM的电源电路

DDR(双数据速率)DRAM应用于工作站和服务器的高速存储系统中。存储器IC采用1.8V或2.5V电源电压,并需要等于电源电压一半的基准电压(V_(REF)=V_(DD)/2)。此外,各逻辑输出端都接一只电阻器,等于并跟踪V_(REF)的终端电压V_(TT)。在保持V_(TT)=V_(REF)±O.04V的同时,必须提供源流或吸收电流。图1所示电路可为1.8V和2.5V两种存储器系统提供终端电压,并可输出高达6A的电流。     

高压Ti／6H-SiC肖特基势垒二极管

在N型6H-SiC外延片上,通过热蒸发,制作Ti／6H-SiC肖特基势垒二极管(SBD)．通过化学气相淀积,进行同质外延生长,详细测量并分析了肖特基二极管的电学特性,该肖特基二极管具有较好的整流特性．反向击穿电压约为400V,室温下,反向电压VR＝200V时,反向漏电流JR低于1×10－4A／cm2．采用Ne离子注入形成非晶层,作为边缘终端,二极管的击穿电压增加到约为800V．     

高压 Ti/ 6H- SiC肖特基势垒二极管

在 N型 6 H - Si C外延片上 ,通过热蒸发 ,制作 Ti/ 6 H- Si C肖特基势垒二极管 (SBD) .通过化学气相淀积 ,进行同质外延生长 ,详细测量并分析了肖特基二极管的电学特性 ,该肖特基二极管具有较好的整流特性 .反向击穿电压约为 40 0 V,室温下 ,反向电压 VR=2 0 0 V时 ,反向漏电流 JR 低于 1e- 4 A / cm2 .采用 Ne离子注入形成非晶层 ,作为边缘终端 ,二极管的击穿电压增加到约为 80 0 V.     

3300 V-10 A SiC肖特基二极管北大核心CSCD

利用一次离子注入同时形成有源区和结终端结构,实现3 300 V 4H-SiC肖特基二极管。器件的正向电压为1.7 V时,电流达到10.3 A,相应电流密度为100 A/cm2,比导通电阻为7.77 mΩ·cm2。在3 300 V反向偏置电压下反向漏电流为226μA。测试同一晶圆上的pn二极管显示,设计的场限环结终端击穿电压可以达到4 000 V,达到仿真结果的95%。分析发现肖特基二极管的漏电流主要由肖特基接触的热场电子发射产生,有源区的肖特基接触线宽直接影响器件的正向电流密度和反向漏电流。设计合适的肖特基接触宽度是实现高性能器件的关键。     

3300 V-10 A SiC肖特基二极管

利用一次离子注入同时形成有源区和结终端结构,实现3 300 V 4H-SiC肖特基二极管。器件的正向电压为1.7 V时,电流达到10.3 A,相应电流密度为100 A/cm2,比导通电阻为7.77 mΩ·cm2。在3 300 V反向偏置电压下反向漏电流为226μA。测试同一晶圆上的pn二极管显示,设计的场限环结终端击穿电压可以达到4 000 V,达到仿真结果的95%。分析发现肖特基二极管的漏电流主要由肖特基接触的热场电子发射产生,有源区的肖特基接触线宽直接影响器件的正向电流密度和反向漏电流。设计合适的肖特基接触宽度是实现高性能器件的关键。     

单区JTE加场板终端结构的优化设计

为了提高芯片面积利用率,采用单区结终端扩展(JTE)与复合场板技术设计了一款700 V VDMOS的终端结构。借助Sentaurus TCAD仿真软件,研究单区JTE注入剂量、JTE窗口长度和金属场板长度与击穿电压的关系,优化结构参数,改善表面和体内电场分布,提高器件的耐压。最终在120.4mm的有效终端长度上实现了838 V的击穿电压,表面最大电场为2.03×10~5 V/cm,小于工业界判断器件击穿的表面最大电场值(2.5×10~5 V/cm),受界面态电荷的影响小,具有较高的可靠性,且与高压深阱VDMOS工艺兼容,没有增加额外的掩膜和工艺步骤。     

InGaAsP/InP双异质结发光管I-V特性的研究

本文研究了InGaAsP/InP双异质结发光管的I-V特性,特别是有源区受主浓度、p-n结位置、限制层掺杂剂、热沉温度和制备工艺对正向导通电压(V_f)、初始发光电压V_0和反向击穿电压V_B的影响,及其与光功率、光谱特性的关系。并讨论了产生不同I-V特性的原因。     

一种衬底电位自调整电源反向保护电路

为了防止电源反向保护电路中反接的NMOS管衬底和漏极寄生二极管正向击穿,提出了一种衬底电位自调整结构.通过在保护管衬底增加上拉耗尽型NMOS管和下拉n型双扩散(ND) MOS管,自动调整保护管在正向导通和反向截止时的衬底电位,防止其衬底和源、漏之间的寄生二极管正向导通.芯片采用0.35 μm BCD工艺完成设计和流片,保护电路版图面积为0.10 mm2,衬底电位自调整电路版图面积为0.01 mm2.测试结果表明:正向工作最大击穿电压由1V提高至9V,过电流保护值为1.4A,反向保护最大击穿电压达到了-26 V.与同类型电路相比,正向击穿电压有了大幅提高,显著改善了电源反向保护电路的性能.     

新型双异质结双平面掺杂功率PHEMT

设计并制作了双异质结双平面掺杂的Al0.24Ga0.76As/In0.22Ga0.78As/Al0.24Ga0.76As功率PHEMT器件,采用双选择腐蚀栅槽结构,有效提高了PHEMT器件的输出电流和击穿电压.对于1μm栅长的器件,最大输出电流为500mA/mm,跨导为275mS/mm,阈值电压为-1.4V,最大栅漏反向击穿电压达到了33V.研究结果表明,在栅源间距一定时,栅漏间距对于器件的输出电流、跨导和击穿电压有很大关系,是设计功率PHEMT的关键之一.     

基于双极载流子导电的新型恒流器件

提出了一种基于双极载流子导电、具有低开启电压VK和高反向击穿电压BVR的恒流器件,并进行了初步的试验验证。利用Tsuprem4和Medici仿真工具对器件的恒定电流IS、开启电压VK、正向击穿电压BVF和反向击穿电压BVR等电学参数进行了仿真,优化了外延层电阻率ρepi、外延层厚度Tepi、JFET注入剂量DJFET、P-well注入窗口间距WJFET等参数。试验结果显示,该器件工作于正向时,开启电压VK约为1.6 V,恒定电流IS约为31 mA,正向击穿电压BVF为55 V;该器件工作在反向时,反向击穿电压BVR约为200 V。     

测定外延层电阻率的面接触方法研究

评论了美国科学家C.C. Allen等于1966年发表的“测定外延层电阻率的点接触方法”之论文的局限性,从而提出了本方法。本方法从理论上解一维Poisson方程并与C.C。Allen法的公式相比较,获得某些公式。文中导出了面接触方法雪崩击穿电压V_(Ba)~∞(V)及点接触方法雪崩击穿电压V_(Bp)~∞(V)的比值为V_(Ba)~∞=0.456;同时还导出了点接触方法外延层耗尽层宽度为t_(min p)(μm)和面接触方法外延层耗尽层宽度t_(mina(μm)的比值为t_(minp)/t_(mina)=2.565。在实践上,为证实两种模型的功能,利用两种探针进行了对比测试。一种是通常被采用的点接触锇尖探针:另一种是利用φ0.8±0.1mm的银针,在银针顶上吸上φ0.4±0.1mm的汞球,以实现面接触。理论和实验吻合良好。