一种QPSK位同步电路的设计

本文针对QPSK调制信号，提出了一种立方内插、预滤波和Gardner定时误差检测相结合实现符号位同步的电路结构。在Matlab的Altera DSP Builder环境下实现该算法的设计,并进行功能仿真，最后在Ahera StratixⅡ开发板上FPGA实现了该算法。此电路已用于实际的接收机中，工作时钟频率最高可达到130MHz，能够纠正0.1％的定时误差，性能良好。     

基于冗余时钟源的工业无线网络时钟同步方法

所有设备的时钟同步是大规模工业无线网络系统的重要问题.为了提高同步精度,提出了通过基于TPSN算法的冗余主时钟同步偏差线性反馈算法,实现在多次同步过程的累积误差反馈补偿.理论分析与实验结果均表明,该算法对工业无线网络时钟同步精度的提高有明显作用.     

位同步时钟提取电路的设计与实现

该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取。其中，整形电路利用滞回比较器，提高系统的抗干扰能力；高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题，提高了提取时钟的准确性和稳定度。通过测量，提取的位同步时钟误差小于1%，且其抖动小于一个位同步周期的10%。     

一种分布式时钟同步技术设计

时钟同步是分布式网络内各节点设备协同工作的重要前提,网络内许多任务的完成都需以时钟同步作为基础;为了实现分布式系统中高精度的时钟同步,文章在现有的时钟同步技术的基础上,设计了一种分布式时钟同步技术,以北斗卫星授时技术作为主同步机制,单向时钟同步技术作为辅助同步机制;即在正常情况下网络中的节点设备利用北斗卫星进行授时,而在无法顺利接收北斗授时信号的少数情况下,节点设备之间利用单向时钟同步技术完成时钟同步,两者结合共同实现不同情况下高精度的时钟同步;在LabVIEW编程环境下设计仿真程序对方案进行验证,结果表明,该方案可以实现分布式系统中的时钟同步,方案的可行性可以得到验证,然后通过进一步的误差分析可知,误差处在一个可接受的范围内.     

无线分布式网络MBBS时钟同步

针对无线分布式网络时钟同步中误差及信息的数目随层数增长过快的问题,提出基于管理和边界时钟广播的时钟同步算法(MBBS),详细介绍了MBBS的思想来源以及实现步骤.MBBS算法与PBS(pairwise broadcast svnchronization)算法相比,虽然在每轮同步中增加一条同步信息,但是同步的从时钟数目增加了一层.实验结果表明,在多层网络拓下,MBBS减少了全局时钟同步所需的信息数目,提高了网络时钟同步的精度.     

基于EPL的分布式时钟同步方法

工业以太网协议Ethernet POWERLINK (EPL)分布式站点的时钟同步方法并不能在实时运行过程中保持很高的同步精度,无法满足特定环境下的控制要求;研究了工业以太网协议EPL的两种时钟同步机制,通过数理计算分析了时钟同步误差产生的原因,针对误差较大的缺点,提出了减小误差的方法;通过迭代计算消除了主从站同步报文往返的路径延迟,并设计基于现场可编程门阵列(FPGA)的集线器(Hub)用于EPL菊花链网络拓扑结构,有效地克服了时钟同步报文往返传输延时不一致的缺点,测试结果表明新方法明显优于协议自身的时钟同步方法,对于实现基于EPL的高精度分布式时钟同步网络具有重要意义.     

一种处于任意时延非线性动态网络中的时钟振荡器快速平均同步算法

研究了处于任意时延非线性动态网络中的时钟振荡器的同步问题. 首先, 提出了一种基于一致性控制策略的动态同步算法, 即快速平均同步算法(FASA)来找到同步解. 该算法能够补偿时钟节点间的时钟偏移和时钟偏差, 使得和以前的同步方法比较后在较短的时间内实现时钟节点的同步. 其次, 由于FASA的动态特性, 我们从具有任意时延的分割动态系统角度来刻画这个算法. 该算法保证在动态网络中的所有时钟节点收敛到李亚普诺夫稳定平衡点. 最后, 数值仿真和实验结果证明了FASA的正确性和有效性, 这意味着时钟节点能达到全局一致, 并且使同步误差精度达到纳秒级别.     

基于LM3S9B96的IEEE1588时钟同步系统

随着分布式系统在工业制造与实时控制、医疗、电力等方面的广泛应用,应用系统对时钟同步精度要求越来越高.传统的同步模式如GPS、NTP等,由于在成本或同步精度方面的原因,难以满足工业应用需求.采用硬件辅助实现IEEE1588的时钟同步技术可以极大的减少同步误差,是现在实现高精度同步的有效方法,并且实现综合成本较低.分析了IEEE1588基本同步原理和LM3S9B96物理层芯片的功能结构,实现了基于LM3S9B96的IEEE1588时钟同步模块,在局域网中测试、验证了其同步精度可达到纳秒量级.     

EtherCAT时钟同步的误差仿真分析

建立了工业以太网EtherCAT的时钟同步延时误差模型,并设计了时钟同步算法及仿真程序.基于EtherCAT网络的三种基本拓扑结构,进行同步误差仿真及分析,总结出三种拓扑结构的同步误差累积规律公式及累积参数.累积规律公式为实际应用中构建复杂拓扑结构提供了理论参考,并可以用于改进主站的时钟同步算法.     

一种用于传感器网络的全局时钟模型

由于传感器节点的硬件条件限制,时钟模型的选择极大程度上影响着同步协议的最终性能.根据硬件系统特点,提出一种性能优越且易于实现的全局时钟模型.该模型依据同步协议所提供的全局时钟偏差估计值自行对全局时钟进行校准及频偏补偿,同时还提供了基于全局时钟及本地时钟的软件定时器.实际系统测试结果表明,基于本全局时钟模型的TDFS同步协议取得了更加出色的同步性能,其中补偿后的频偏仅为±0.05ppm且时钟误差的标准差低于0.53微秒.