军转民推广技术

嵌入式32位高性能SoC关键技术 技术开发单位 中国电子科技集团公司第四十七研究所 技术简介 目前,系统级芯片(SoC)已广泛应用于通用控制、移动通讯、便携式设备、消费电子等领域.中国电子科技集团公司第四十七研究所依托近年来承担的各类科研项目,已经掌握了嵌入式32位高性能SoC的架构设计、系统级设计验证、系统互连、软硬件协同验证、物理设计、电路测试、应用验证等关键技术,搭建了SoC设计、软硬件协同验证、65nm物理设计、电路测试应用验证等技术平台,研制出了嵌入式32位高性能SoC样品电路,开发出了演示验证系统,还可根据用户需求进行不同功能的SoC电路的研发.该项目为《军用技术转民用推广目录(2016年度)》中电子信息领域的推荐项目.     

基于ESL的华睿2号SoC系统级架构设计

华睿2号是我国自主研发的一款8核微处理器,基于CMOS 40nm工艺设计,片内集成8核DSP、AXI总线以及PCIE/DDR3等多种高速接口的大规模片上系统芯片(SoC). 鉴于华睿2号设计复杂,需使用电子系统级(ESL)解决方案,确定SoC级架构. ESL设计方法学已被越来越多的复杂SoC设计所采纳,利用可裁剪的TLM建模方法快速搭建系统,进行系统级验证,探索不同架构设计对系统性能的影响,从而寻找最优方案. 本文利用Synopsys ESL解决方案,创建SoC不同的架构,并在创建的架构上运行雷达信号处理典型应用,分析处理时间、总线压力等架构性能,通过优劣对比最终确定最优架构.     

SoC总线测试平台的设计实现

针对SoC总线功能测试时,动态验证技术的测试平台复杂性高、效率较低的问题,提出了基于事务的测试方法。在测试中将引脚级提升到一个指定的较高的抽象层次,降低了测试复杂性;通过定义总线任务和总线功能模型分别作为测试对象SoC总线本身和挂接在总线上的主从设备的抽象描述,提高了测试平台的重用性。建立了基于逻辑仿真动态验证技术的测试平台,设计了总线任务、总线功能模型,并对自主开发的AMBA总线模块进行了测试。     

基于ADSP的视频SoC验证方案及其接口的设计

视频SoC规模的飞速增长,给FPGA验证带来了很大的挑战,大容量的外部SDRAM以及更多的外设模块的采用,不但增加了硬件的复杂度,也给相应驱动程序的调试带来了很大的难度.为了全面有效地进行FPGA验证,提出了一种在SoC验证平台中利用ADSP-BF537作为处理器的验证方案,并重点介绍了ADSP外部Memory总线和SoC系统总线(AHB)转换模块的设计.该方案已成功运用于视频SoC的验证系统中,既降低了开发成本,又提高了系统验证的效率和功能的完整性.     

面向嵌入式应用的内存管理单元设计

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构，其地址转译缓存(TLB)采用多级结构，包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联，查询速度快；第二级JTLB可采用多周期查询方式，易于高速综合实现.选取Mibench测试基准集中的部分典型应用，通过嵌入式片上系统(SoC)设计样例，验证了该MMU结构的应用适应性.SoC设计实验结果表明，多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中，在0.18 μm 6层金属工艺最差工作条件下，处理器的时钟频率达到230 MHz以上，面积仅增加了7.6%.     

SCSD在SoC原型验证中的应用及其改进

以软件编译式系统设计方法学为基础,提出了片上系统(SoC)的原型验证流程,并用Handel-C描述SoC原型,直接实现在原型硬件上．为了验证该流程,用SCSD的软件工具、RC1000和RC200搭建了一个SoC原型验证系统的样机,在样机上完成了Lena图像处理SoC的原型验证．在反复试验的基础上,改进了SoC原型验证流程,并设计出了新的原型电路板．     

基于数据流的SoC性能建模方法及实现

针对传统基于模块描述建模方法在性能估算和验证的精确性、灵活性和设计迭代方面的不足,围绕资源分配、性能参数标注和仲裁算法指定等,提出基于事务数据流的系统芯片(SoC)性能建模方法.该方法通过加入SystemC的时序控制机制的TDFLib的C++泛型库,以及描述SoC系统模型的性能建模语言(PML)的域特定语言来实现.PML源文件可生成包含TDFLib调用的C++代码,再经过编译并与可复用仿真程序框架链接得到可执行的系统性能分析模型.该模型在SystemC内核控制下进行周期精确的仿真,运行结果保存在MySQL数据库中.结果表明该性能建模方法能够提高架构设计与分析的效率.     

片上系统在动态测试领域的应用探讨

在实时动态测试领域中,测试系统微型化是一个重要的研究方向.片上系统技术的发展,为降低系统体积、功耗提供了有效的技术手段.本文利用该技术对微型测试系统进行了研究,对包括SoC(System on Chip)单片机、基于FPGA(Field Programmable Gate Array)的SoPC(Systems on a Programmable Chip),SIP(System-in-package),ASIC(Application Specific Integrated Circuits)等片上系统技术在动态测试领域中的应用进行了探讨.设计了SoC单片机及SoPC在动态测试中的应用方案,并进行了试验测试.结果表明,片上技术能更好地完成动态测试.     

基于IP-XACT标准的SoC集成方法

为了提高SoC集成设计效率,构建基于IP-XACT标准的CKSoC（C-SKY SoC）设计集成平台.采用自底向上的集成策略,通过IP/子系统两层复用和软硬件资源复用,依次从IP级、SoC核心系统级和SoC芯片级3个层次逐步细化完善系统平台,生成3个不同的平台：RTL仿真平台、FPGA原型仿真平台和门级网表逻辑综合环境,可以显著地提高SoC设计集成效率.双核SoC芯片设计实例展示了CKSoC设计集成平台使用与分析方法,证明了CKSoC设计集成平台的高效性与可行性.     

SoC自动化验证方法的研究与实现

为解决SoC（System-on-Chip）验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统（LSAVS：LiShan Automatic Verification System）。采用该验证系统后,SoC验证工程师开发测试向量的工作量由使用传统验证方法的60%降低到10%,同时保证了功能验证100%的覆盖率,达到快速高覆盖率的验证目的。     

提高SoC硬件系统验证效率方法的综述

随着片上系统(SoC)设计复杂度的增加,芯片设计和验证之间的差距逐渐拉大。如何提高验证效率成了集成电路业面临的一个巨大挑战。该文回顾了近年来面向这一挑战的国内外研究工作,提出了一个新的验证范例——边设计边验证。该方法结合结构化设计和递归式验证,用于缓解验证的负担。同时,还提出了实现该方法的基本要素,用于指导未来的研究。     

针对SoC设计正确性和时间性的形式化协同验证方法

给传统嵌入式系统验证方法带来巨大挑战的是SoC设计中硬件部分采用IP核、软件部分采用构件技术，这就需要一种既能克服传统方法缺陷又能适合SoC的新方法。针对SoC提出了一种基于着色Petri网的数学模型，形式化定义了IP核、构件和用户自定义逻辑模块，并阐述了从SoC设计体系结构到着色Petri网模型的转换方法，还介绍了如何利用现有工具CPN Tods来分析Petri网模型。该方法不仅能验证SoC设计的正确性，还能验证其时间性，一旦给出SoC设计中IP核、构件和用户自定义逻辑的体系结构，那么就能够验证出整个系统的设计正确性和时间性，最后通过一个验证PDA手机音频和视频子系统的例子证明该方法行之有效，并给出了相应的实验结果。     

一种FFT并行处理机的设计与实现

专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用．为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实现方法．设计了基于精简指令集处理器体系结构的可编程处理单元,以其为核心构成并行处理系统,采用通信矩阵解决了并行系统内各个处理单元间的数据交换问题,实现了1024点快速傅里叶变换的并行处理．实验结果表明,在快速傅里叶变换处理方面,其处理速度比典型数字信号处理器提高30％,且具有系统并行规模大、功能灵活可变、设计复杂程度适当、设计重复利用性好的优点,非常适合在现场可编程逻辑门阵列中以SoC的形式实现．     

基于模式的SOC设计方法研究

在分析传统系统芯片SOC(片上系统)设计方法的基础之上,为了提高设计生产率和降低设计复杂度,强调高层次的抽象和重用,提出了基于模式的SOC设计方法(PBSOC),在系统级建立面向对象的设计模式库和IP复用库.针对SOC设计模式的最后目标,讨论了SOC设计分析中软件设计模式的可复用性及新的SOC设计模式的可发掘性,并以具体的实例改造现有的软件设计模式和构筑新的SOC设计模式,说明了面向对象方法在SOC设计流程中的使用.     

基于SystemC的ISS与软件调试器集成方法分析

讨论了在SystemC环境下进行SoC的系统级建模过程中处理器模型与调试器的集成方法。分析了两者之间的通信连接方法以及如何保证调试器对模型运行的正确控制以实现周期精确的要求。所提出的通信连接方法都是以调试器与系统模型为两个独立的操作系统进程为前提的,这符合大多数仿真环境的要求。对系统模型与调试器接口部分的结构进行了分析,针对指令流水线造成的单指令运行与时钟周期的同步问题提出了相应的解决方案。     

用于多处理器媒体SoC设计的实时总线调度优化策略

为了减少多处理器媒体系统芯片（SoC）总线任务调度过程中的处理器性能损失，从减少总线任务冲突的角度出发，提出了改变任务属性和调整任务优先级相结合的总线任务调度优化策略.在保证任务实时性的前提下，通过增加原有任务可执行时间，将原有任务划分为多个子任务，动态调整任务优先级，充分利用总线的空闲时间执行部分任务，减少了总线任务冲突，降低了处理器因等待数据源而引起的性能损失.将该方法应用于多处理器媒体系统芯片MediaSoC3221A的设计中，当进行运动图像专家组（MPEG）实时解码时处理器的性能损失从原来的4.7%减小到0.1%.