共查询到19条相似文献,搜索用时 234 毫秒
1.
2.
3.
在全数字化高频大功率UPS中,大都采用两片或多片DSP与单片机共同完成较为复杂的控制和监控任务。本文主要就SCI串行通信接口实现DSP与单片机串行通信展开讨论,并给出了利用SPI实现串行通信的设计方案,分析比较了两种通信方式的异同,给出了DSP与单片机串行设计的基本方法。 相似文献
4.
在基于数字信号处理器(DSP)和高速AVR系列单片机的双CPU协调工作的同步相量测量单元(PMU)研究开发的基础上,进行了其通信方式的研究。PMU内部DSP与AVR单片机之间采用串行外围接口(SPI)实现高速可靠通信,以便AVR单片机完成瞬时数据和相量数据的记录、显示和通信,实现PMU独立运行;PMU与现场工控机之间采用通用串行总线(USB)接口传送瞬时数据和相量数据,实现局域分析和控制;以控制器局域网(CAN)总线和工业以太网技术相结合的通信方式把相量数据传送至测量中心实现全网分析和控制。 相似文献
5.
针对数控加工过程中数控系统与加速度传感器的通信问题,提出了在加速度传感器与单片机之间采用串行外设接口(SPI)进行通信,在单片机与工控机之间采用串行通信接口(SCI)进行通信的两级通信的系统方法,详细地阐述了设计与实现过程,最后通过实验验证了该方法的可行性和有效性。 相似文献
6.
7.
8.
9.
基于FPGA的高速数据采集系统的设计 总被引:11,自引:0,他引:11
FPGA可以在数据采集系统中取代单片机和DSP对数据采集过程进行控制,基于FPGA的数据采集系统具有时序快,组成方式灵活,易于修改的特点,适合于高速数据采集的场合。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程,系统可应用于电力远动监控,计算机仿真证实了其有效性。 相似文献
10.
CoaXPress是一种新型高速数字图像传输接口标准,适用于各种高速和高带宽图像传输应用。本文设计实现了一种基于CoaXPress接口的高速串行传输系统。针对多路高速串行数据传输、调度、缓存和同步难题,硬件上每个模块设计4路CoaXPress接口,模块以FPGA为核心,采用PCIe3.0×8接口与主控制器进行通信,使用DDR4缓存高速数据;FPGA固件逻辑设计中使用XDMA硬核与主控制器进行通信,使用FDMA完成对DDR4的数据调度,使用GTH收发高速串行数据;采用FIFO缓存同步技术和PXI_TRIG触发总线技术相结合的方法,成功地实现了8个CoaXPress发送模块共32路发送接口之间的同步。最终对CoaXPress接口模块和系统进行了测试,CoaXPress接口的眼图、码速率、误码率、同步精度均满足要求。本文所设计的基于CoaXPress接口的高速串行传输系统工作稳定,性能可靠,已应用于新一代空间飞行器载荷—数传链路测试。 相似文献
11.
高性能的光数字量校准装置有助于提高电子式互感器合并单元的可靠性和高效性。针对电子式互感器合并单元测试的通信报文处理能力和同步性两大难题,提出了基于FPGA和DSP的光数字量校准装置。分析光数字量校准装置的设计原理和技术难点,研究了基于FPGA和DSP的设计方案。重点介绍了FPGA、Blackfin DSP和人机界面三大功能模块的具体组成,进而深入研究了FPGA和Blackfin DSP的处理流程。最后将光数字量校准装置与数字化电能测试平台DRM进行联合测试,测试结果表明,基于FPGA和DSP的光数字量校准装置既能满足合并单元测试的功能性需求,又具有较好的实时性。 相似文献
12.
电子式互感器合并单元(MU)的研究与设计 总被引:8,自引:1,他引:7
合并单元是电子式互感器与二次保护控制设备接口的重要组成部分。简要介绍了电子式互感器合并单元的基本定义及相关国际标准,同时对合并单元的主要功能和实现方法进行了研究,提出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案。方案将合并单元分成3个功能模块,并对每个模块所需实现的功能进行了详细阐述和具体分析。试验结果证明该方案能够很好地解决合并单元同时处理任务多、通信信息流量大及通信速度快等一系列问题,具有较高的可靠性和较强的实时性。 相似文献
13.
提出了一种室内定位方案,利用红外作为发射超声信号的同步计时信号、FPGA内部多路计数模块同步对超声计数,并将采样得到的多路数据通过SPI总线分别上传至主控芯片STM32,并对数据进一步处理,最后由定位算法得到目标点的位置。主要实现的功能是FPGA多路信号采集、FPGA与SPI通信的设计以及定位算法的设计,精度可以达到cm级,在实际应用中具有较高的参考价值。 相似文献
14.
基于DSP和FPGA的高速数据采集系统的设计及实现 总被引:9,自引:5,他引:4
本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中. 相似文献
15.
16.
17.
18.
讨论基于数字信号处理 (DSP)技术的 10kV电力线扩频数传机的实现方案 ,分析现场可编程逻辑阵列 (FPGA)产品作为DSP协处理器的优点。针对 10kV电力线的恶劣特性 ,充分利用数字实现及扩频技术的优越性 ,结合自适应均衡技术 ,实现 10kV电力线上的数据传输。 相似文献