| 高级综合中控制信息的提取与综合 |
| |
| 引用本文： | 叶梅龙,张东晓,恒东辉,金毅.高级综合中控制信息的提取与综合[J].软件学报,1997,8(11):857-863. |
| |
| 作者姓名： | 叶梅龙 张东晓 恒东辉 金毅 |
| |
| 作者单位： | 北京理工大学ASIC研究所,北京,100081;北京理工大学ASIC研究所,北京,100081;北京理工大学ASIC研究所,北京,100081;北京理工大学ASIC研究所,北京,100081 |
| |
| 基金项目： | 本文研究得到国家自然科学基金资助. |
| |
| 摘 要： | 本文扼要地论述了高级综合的过程和其中控制信息的提取与变换，实现了控制流综合与数据流综合结果的衔接，并对FPGAXilinx设计库单元映射成工艺相关的ASIC，直至生成FPGA器件．
|
| 关 键 词： | FSMD 调度 分配 有限状态自动机 时序逻辑综合 |
| 修稿时间： | 1996/12/6 0:00:00 |
EXTRACTION AND SYNTHESIS OF CONTROL INFORMATION IN HIGH LEVEL SYNTHESIS |
| |
| YE Meilong,ZHANG Dongxiao,HENG Donghui and JIN Yi.EXTRACTION AND SYNTHESIS OF CONTROL INFORMATION IN HIGH LEVEL SYNTHESIS[J].Journal of Software,1997,8(11):857-863. |
| |
| Authors: | YE Meilong ZHANG Dongxiao HENG Donghui and JIN Yi |
| |
| Affiliation: | ASIC Research Canter Beijing Institute of Technology Beijing 100081 |
| |
| Abstract: | The authors discuss concisely, the process of high level synthesis and the extraction and transformation of control information generated in the said process. The authors also discuss the methodology of linking the result of data flow synthesis and that of control flow synthesis as well as the mapping to technology-dependent ASIC based on Xilinx FPGAs. |
| |
| Keywords: | FSMD scheduling allocation finite state machine sequential logic synthesis |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《软件学报》浏览原始摘要信息 |
|
点击此处可从《软件学报》下载全文 |
