

一种高精度低输出电压的带隙基准

居水荣¹, 朱晓宇², 刘锡锋¹, 石径¹

(1. 江苏信息职业技术学院, 江苏 无锡 214153;

2. 中国电子科技集团公司第 58 研究所, 江苏 无锡 214135)

摘要: 分析了电流模式带隙基准的基本结构及其缺陷, 提出了一种高阶温度补偿的改进型电流模式带隙基准。在此基础上, 进一步给出了一种高低温分段二次补偿结构。分析了影响电源抑制比的因素, 列出了一种高增益运放的结构和仿真结果。针对电流模式带隙基准中的线性补偿电阻, 设计了熔丝调节结构。将该带隙基准应用在基于 CSMC 0.18 μm CMOS 工艺的 16 位高精度数模转换器中。测试结果表明, 该带隙基准的输出电压为 900 mV。在 -40 °C ~ 125 °C 温度范围内, 温度系数低至 $3 \times 10^{-6} / ^\circ\text{C}$ 。低频时, 电源抑制比达 -109 dB。

关键词: 带隙基准源; 高阶温度补偿; 分段二次补偿; 电源抑制比; 熔丝调节

中图分类号: TN432

文献标识码: A

文章编号: 1004-3365(2018)02-0167-06

DOI: 10.13911/j.cnki.1004-3365.170176

A High Precision and Low Output Voltage Bandgap Reference

JU Shuirong¹, ZHU Xiaoyu², LIU Xifeng¹, SHI Jing¹

(1. Jiangsu College of Information Technology, Wuxi, Jiangsu 214153, P. R. China;

2. No. 58 Institute, China Electronic Technology Group Corporation, Wuxi, Jiangsu 214135, P. R. China)

Abstract: Basic structures and defects of the current mode bandgap references were analyzed. An improved current mode bandgap reference with high order temperature compensation was presented, and a structure with high and low temperature piecewise secondary compensation was given further. Influencing factors on the power supply rejection ratio were analyzed. Circuit structure and simulation results of a high gain operational amplifier were listed. A fuse structure for linear compensation resistor of current mode bandgap reference was designed. The proposed bandgap reference was applied to a 16-bit high precision digital-to-analog converter which was based on CSMC 0.18 μm CMOS process. The tested results showed that the bandgap reference's output voltage was 900 mV. The temperature coefficient was $3 \times 10^{-6} / ^\circ\text{C}$ between -40 °C and 125 °C. The PSRR was -109 dB at a low frequency.

Key words: bandgap reference; high order temperature compensation; piecewise secondary compensation; power supply rejection ratio; fuse adjustment

0 引言

电压基准是集成电路中广泛使用的模块, 尤其

是数模/模数转换电路与稳压电路等。在这些集成电路中, 要求电压基准的基准电压不随电路的电源电压、温度和工艺发生变化。

1971 年, R. J. Wildlar 首次提出带隙基准结

收稿日期: 2017-04-26; 定稿日期: 2017-07-07

基金项目: 江苏省教育厅项目“江苏高校品牌专业建设工程一期工程(微电子技术)”(PPZY2015B190); 江苏省教育厅“青蓝工程”科技创新团队资助项目

作者简介: 居水荣(1968—), 男(汉族), 江苏苏州人, 教授, 研究方向为模拟和大规模数模混合集成电路设计。

构,可以提供一个固定在 1.25 V 的电压,该电压被称为带隙基准电压^[1]。带隙基准结构是最常见的能够满足上述电压基准要求的解决方案,但带隙基准的输出电压还是会受到电源电压、温度等条件的影响,即精度受到很多因素的限制。目前解决方案有温度系数的高阶补偿、采用双相时钟带隙结构以减小运放失调等。

随着集成电路工艺线宽越来越小,便携式、穿戴式等低功耗应用的需求不断增加,要求带隙基准的输出电压越来越低,传统的带隙基准在很多低电压场合受到一些限制。1999 年,H. Banba 等人对 1 阶带隙基准源进行了改进,提出了电流模式带隙基准源,获得低于 1 V 的输出电压^[2]。这种电流模式带隙基准源解决了低输出电压的问题,但温度系数在 $2 \times 10^{-5}/^{\circ}\text{C} \sim 5 \times 10^{-5}/^{\circ}\text{C}$ 范围内,在精度、电源抑制比、工艺兼容性和关联性等方面仍有限制。对电流模式带隙基准的结构进行改进成为该领域的前沿课题。

本文研究了基于 CMOS 工艺的低输出电压、高精度电流模式带隙基准,分析了影响输出电压精度的原因,提出相应的解决方案,并将提出的带隙基准应用于高速高精度数模转换电路。

1 电流模式带隙基准基本结构

带隙基准最重要的性能指标是温度系数。绝大部分关于带隙基准的研究都是利用正负温度特性的补偿原理,得到理想的零温度系数的输出电压。双极型晶体管中基射极电压 V_{BE} 具有负的温度系数,而两个具有不同电流密度的双极晶体管的基射极电压的差值 ΔV_{BE} 具有正温度系数。图 1 所示的电流模式带隙基准基本结构就利用了这两种温度特性。

图 1 中,运算放大器两个输入端加入了阻值相等的分流电阻,输出基准电压由两个电流相加并经过电阻之后获得,其值可以任意调节。但是,带隙结构在全温度范围内没有补偿,运算放大器的输入共模电平仍会受限于电源电压。

图 1 所示的基本结构利用运算放大器的箝位作用,将正、负温度系数的电压转换成正、负温度系数的电流 I_{R0} 和 I_{R1} ,对这两个电流求和,然后通过

PMOS 电流镜 $M_1 \sim M_3$ 镜像到输出端,得到零温度系数的低输出电压。基准输出电压表示为:

$$V_{\text{REF}} = \frac{R_3}{R_1} (V_{\text{BE}} + \frac{R_1}{R_0} V_{\text{T}} \ln N) \quad (1)$$

进一步分析 V_{BE} 的温度特性。 V_{BE} 可表示为^[3]:

$$V_{\text{BE}}(T) = V_G + [V_{\text{BE}}(T_0) - V_G(T_0)] \times \frac{T}{T_0} - (4 - n - \alpha) V_{\text{T}} \ln \frac{T}{T_0} \quad (2)$$

式中, V_G 为硅的能隙电压; $V_{\text{BE}}(T_0)$ 表示温度为 T_0 时基射极电压差; T 为热力学温度; n 为双极型晶体管注入载流子迁移率的温度特性中的指数因子; α 为与注入集电极电流温度特性相关的系数,表达式为:

$$I_C = I_0 \left(\frac{T}{T_0} \right)^n \quad (3)$$

式中, I_C 为集电极电流,该电流在零温度下的值为 I_0 。

式(2)中,第 2 项为线性项,第 3 项为非线性项,而图 1 所示基本结构只补偿了双极型晶体管温度特性的线性项,只能在一个温度参考点上产生与温度无关的 1 阶带隙基准电压。要得到精度更高的带隙基准,需要进行高阶温度补偿,即对式(2)中非线性项进行补偿。




图 1 带隙基准的基本结构

2 改进的带隙基准

为改善温度系数,本文带隙基准采用高阶温度补偿和全温度范围内分段二次补偿这两种方法。

2.1 高阶温度补偿

为补偿式(2)中的非线性项,本文采用改进结构,如图 2 所示。

图2中,增加了M₄-Q₄这条支路,以实现高阶温度补偿。M₄-Q₄支路与M₁-Q₁支路、M₂-Q₂支路的中间节点分别连接电阻R_{NL},R_{NL}为线性补偿电阻。M₁-Q₁支路、M₂-Q₂支路以及M₃管所在的输出支路增加了3个电阻R₂,并且将原来的电阻R₁分成2个电阻R_{1a}和R_{1b}。




图2 改进后的电流模式带隙基准源结构

Q₁管的集电极电流I_C为正温度系数电流,具有与绝对温度成正比(PTAT)的特性,因此 $\alpha=1$ 。而Q₄管的集电极电流与温度无关,因此 $\alpha=0$ 。这两种情况下,式(2)可以分别等效为:

$$V_{BE}(T) = V_G + [V_{BE}(T_0) - V_G(T_0)] \frac{T}{T_0} - (3-n)V_T \ln \frac{T}{T_0} \quad (4)$$

$$V_{BE}(T) = V_G + [V_{BE}(T_0) - V_G(T_0)] \frac{T}{T_0} - (4-n)V_T \ln \frac{T}{T_0} \quad (5)$$

由式(4)和式(5)可得:

$$\Delta V_{BE}(T) = V_T \ln \frac{T}{T_0} \quad (6)$$

利用式(6),可以进行高阶温度补偿。根据图2所示结构,可以得到非线性补偿电流:

$$I_{NL} = \frac{V_{BE1} - V_{BE4}}{R_{NL}} = \frac{V_T}{R_{NL}} \ln \frac{T}{T_0} \quad (7)$$

该带隙基准总的电流为:

$$I_3 = I_0 + I_1 + I_{NL} \quad (8)$$

带隙基准的输出电压为:

$$V_{REF} = \frac{R_3}{R_{1a} + R_{1b}} V_{BE1} + \frac{R_3}{R_{1a} + R_{1b}} \times \frac{R_{1a} + R_{1b}}{R_0} V_T \ln N + V_{REF3} \quad (9)$$

其中:

$$V_{REF3} = \frac{R_3}{R_{1a} + R_{1b}} \times \frac{R_{1a} + R_{1b}}{R_{NL}} V_T \ln \frac{T}{T_0} \quad (10)$$

由式(9)、式(10)可知,调整(R_{1a}+R_{1b})/R_{NL}的比值即可补偿V_{BE}表达式中的非线性项。

2.2 二次温度补偿

理论上,经过高阶补偿后带隙基准的温度系数非常小。但是,受实际工艺等因素的影响,温度系数有时不能达到预先设计要求。因此,本文在以上补偿基础上再次进行不同温度范围内的分段曲率补偿,即二次补偿。通过在整个温度范围内进行多点补偿,减小基准电压输出值的变化范围。二次补偿的电路结构如图3所示。




图3 高低温分段二次补偿电路结构

图3中,V_g来自图2所示带隙基准电路的电流镜栅极信号。由于P₀具有PTAT特性,故流经P₀、N₀、N₁管的电流均相等,且均具有PTAT特性,则有:

$$V_{GS4} = I_{p0} R_1 \quad (11)$$

式(11)中的电压也具有PTAT特性,电压值随温度升高而增大。根据电流适当选取R₁的阻值,使得P₄管工作在亚阈区,则有:

$$I_{p4} = \mu C_{ox} \frac{W_4}{L_4} \eta V_t^2 \exp\left(\frac{V_{GS4}}{\eta V_t}\right) \quad (12)$$

式中,V_t为热电压,其值约为0.026 V,非常小;η为亚阈区斜率因子,是一个定值。由式(12)可知,亚阈电流与栅源电流呈指数关系,这与PN结电流的特性类似。同时,由于亚阈工作电流为nA级,而P₄管的栅源电压随温度升高而增大,因此在低温段I_{P4}几乎为0,对输出V_{REF}无影响。随着温度的升高,P₄管将注入亚阈电流到R₂,从而升高V_{REF},实现高温段曲率补偿。

2.3 提高电源抑制比

除了温度系数,带隙基准的另一个重要指标是

电源抑制比(PSRR)。本文的低输出电压带隙基准主要应用在系统级芯片(SoC)中,而 SoC 中数字模块的噪声容易通过电源和地线耦合到模拟模块中,因此要求作为模拟模块的带隙基准具有非常高的 PSRR。PSRR 的分析基于低频下的小信号等效电路^[4],如图 4 所示。设运算放大器 A₁的增益为 A,电源电压到运算放大器输出的增益为 A_{dd},则图 4 中 a、b 两点的电压为:

$$V_a = \frac{R_1}{g_{mQ}} [g_m(V_{dd} - V_g) + g_r \times (V_{dd} - V_a)] \quad (13)$$

$$V_b = \frac{R_1}{R_0 + g_{mQ}} [g_m(V_{dd} - V_g) + g_r \times (V_{dd} - V_b)] \quad (14)$$

运算放大器和整个带隙基准的输出电压为:

$$V_g = A(V_b - V_a) + A_{dd}V_{dd} \quad (15)$$

$$V_{ref} = R_3 [g_{r0}(V_{dd} - V_{ref}) + g_{m0}(V_g - V_{ref})] \quad (16)$$

对上述 4 个公式进行整理,得到带隙输出电压与电源电压的关系:

$$\frac{V_{ref}}{V_{dd}} \approx \frac{g_{r0} + g_{m0}(1 - A_{dd}) + AR_0(g_{r0}g_m - g_{m0}g_r)}{(1/R_3 + g_{r0})A g_m R_0} \quad (17)$$

从式(17)可知,减小 V_{ref}/V_{dd} 的值可以提高 PSRR。提高运算放大器的增益是最有效的办法^[5]。




图 4 电流模式带隙基准的小信号模型

为使图 2 中带隙基准的电流镜像管 M₁、M₂ 与 M₃ 管的源漏电压相等,增加了电阻 R₂ 进行分压,也可以提高带隙基准的 PSRR。图 5 所示为本文采用的运算放大器。N₁ 与 N₂ 为差分输入对管。

本文 2.1 节在介绍改进型电流模式带隙基准时曾提到,将其中的电阻 R₁ 拆分成 R_{1a} 和 R_{1b}。通过调整 R_{1a} 与 R_{1b} 的比值,使 a、b 点的电位低于 PNP 管基射极导通电压,在电源电压较小的情况下,可以防止出现输入差分电压超出共模输入范围而进入截止区的情形。该运算放大器增益的仿真波形如图 6 所示,可以看出,该运算放大器的开环增益达到 111.6 dB,可获得较高的电源抑制比。




图 5 本文带隙基准采用的运算放大器




图 6 运算放大器增益的仿真结果

2.4 降低工艺关联性

通过分析可知,线性补偿电阻 R_{NL} 的精度对带隙基准温度特性的影响非常大。在不同工艺批次的集成电路中,不管是哪一种高精度电阻,总会存在一定偏差。为了减小工艺偏差对带隙基准输出电压的影响,本文采用了熔丝结构,对 R_{NL} 进行调节,如图 7 所示。

图 7 中,FUSE1~FUSE4 是 4 根二铝熔丝,F3~F7 为 5 个熔丝压点。当所有熔丝未熔断时,F3 与 F7 之间短路,带隙基准输出电压最低;当所有熔丝熔断时,带隙基准输出电压最高。




图 7 线性补偿电阻的熔丝调节结构

3 研究结果

3.1 整体仿真结果

对本文带隙基准进行温度特性仿真,结果如图 8 所示。可以看出,该带隙基准的输出电压为 900 mV。图 8(a)所示为经过高阶温度补偿和分段二次补偿后的仿真波形,在 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 范围内,温度系数低至 $2.4 \times 10^{-6}/^{\circ}\text{C}$ 。图 8(b)所示为未进行温度补偿的仿真波形,在 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 范围内,温度系数约为 $9.7 \times 10^{-6}/^{\circ}\text{C}$ 。带隙基准电源抑制比的仿真结果如图 9 所示,可以看出,PSRR 高达 -115.8 dB 。




图 8 带隙基准的温度特性




图 9 带隙基准的电源抑制比仿真结果

3.2 带隙基准的版图

本文提出的带隙基准采用华润上华 $0.18\text{ }\mu\text{m}$ CMOS 工艺进行设计。图 2 中,三极管 Q_2 与 Q_1 的发射区面积之比为 N 。如果 N 的取值太小,为了得到接近于零的温度系数,电阻必然较大,这样会增加版图面积。如果 N 的取值太大,三极管所占面积也会很大。折中考虑,本文中 N 为 8。三极管采用共质心对称布局,即外围的 8 个三极管将中间三极管包围,以减小工艺误差。在版图设计中,运算放大器的输入管采用中心对称布局,所有电流镜对管、差分对管尽量采用沟道长度较大的晶体管,以减小沟道长度调制效应的影响。这些晶体管均增加冗余(Dummy)管。带隙基准中的电阻均采用相同的宽长比,并在电阻的两侧加上冗余电阻。最终版图如图 10 所示。



图 10 带隙基准版图

3.3 带隙基准的实际测试结果

目前很多关于电流模式带隙基准的研究都停留在电路的设计和仿真阶段,电路指标没有考虑实际工艺的影响。例如,电流模式带隙基准中均采用了运算放大器,经过实际工艺加工后,运算放大器存在一定的失调,从而影响输出电压的精度;集成电路的电阻本身也有温度系数,从而影响带隙基准的温度系数;在实际版图布局时,电流镜和晶体管总是存在一定的失配。上述因素均会影响带隙基准的输出特性。

本文设计的带隙基准应用于笔者设计的 16 位高速高精度数模转换电路中,经过工艺流片、封装测试后,得到的各项指标列于表 1,并与部分文献进行了对比。

从表 1 可以看出,与仿真结果相比,本文带

隙基准在温度系数和电源抑制比这两个指标上略有下降,这是因为仿真时考虑的是理想情况,而实际芯片制造和封装等过程可能产生偏差或

寄生效应。与其他文献相比,在同样的温度范围内,本文带隙基准的温漂系数和电源抑制比较优。

表1 本文与部分文献中带隙基准的参数比较

性能参数	本文	文献[6]	文献[7]	文献[8]	文献[9]	文献[10]	文献[11]
工作电压/V	1.8	1.8	1.2	1.8	3.3	3	3.3
输出电压/V	0.9	0.7	0.5	0.8	1.2	1	0.8
总工作电流/ μ A	29	-	150	24	170	5×10^5	-
温度系数/($\times 10^{-6} \cdot ^\circ\text{C}^{-1}$)	2.8	6.855	3.1	1.6	4.18	30	5.1
电源抑制比/dB	-109	-95	-60	-47	-94	-72	-61
温度范围/°C	-40~125	-40~85	-30~130	-40~80	-55~125	-40~85	-55~150
工艺线宽/ μ m	0.18	0.18	0.13	0.35	0.065	0.5	0.5
版图尺寸/ μ m	150×150	-	150×250	-	0.05	450×480	250×150

4 结 论

本文对电流模式带隙基准的基本结构进行改进。采用简单的补偿结构,实现了精度较高的电压输出。通过选择合理的运算放大器,提高了带隙基准的电源抑制比。实际流片和测试结果表明,本文提出的结构是有效的,可以为先进 CMOS 工艺带隙基准的设计提供有价值的参考。

参 考 文 献:

- [1] WIDLAR R J. New development in IC voltage regulators [J]. IEEE J Sol Sta Circ, 1971, 6(1): 2-7.
- [2] BANBA H, SHIGA H, UMEZAWA A, et al. A CMOS bandgap reference circuit with sub-1-V operation [J]. IEEE J Sol Sta Circ, 1999, 34(5): 670-674.
- [3] TSIVIDIS Y P. Accurate analysis of temperature effects in I_C - V_{BE} characteristics with application to bandgap reference sources [J]. IEEE J Sol Sta Circ, 1980, 15(6): 1076-1084.
- [4] MOHIELDIN A N, ELBAHR H, HEGAZ E. A low-voltage CMOS bandgap reference circuit with improved power supply rejection [C] // IEEE 22nd Int Conf Microelec. Cairo, Egypt. 2010: 343-346.
- [5] 张涛, 陈远龙, 王影, 等. 一种高电源抑制比低噪声的带隙基准源 [J]. 电子技术, 2016, 45(3): 80-83.
- [6] 张瑛, 王剑, 周洪敏. 一种低温度系数的带隙基准电源设计 [J]. 计算机技术与发展, 2016, 26(2): 150-153.
- [7] 马亚楠, 陈刚, 林殷茵. 一种带有新型曲率补偿的带隙基准电压源设计 [J]. 复旦大学学报, 2012, 51(6): 692-697.
- [8] 张宗航, 赵毅强, 耿俊峰. 一种二阶曲率补偿带隙基准电压源 [J]. 微电子学与计算机, 2012, 29(5): 15-19.
- [9] 杨霄垒, 张沁枫, 蒋颖丹. 一种高性能带隙基准电压源设计 [J]. 电子与封装, 2015, 15(11): 26-29.
- [10] 孙金中, 冯炳军. 一种新型 CMOS 电流模带隙基准源的设计 [J]. 固体电子学研究与进展, 2010, 30(4): 554-558.
- [11] 王永顺, 井冰洁. 带有曲率补偿的高精度带隙基准电压源设计 [J]. 半导体技术, 2014, 39(1): 14-18.