| 一种基于自偏置技术的低功耗锁相环设计 |
| |
| 引用本文： | 范昊,黄鲁,胡腾飞.一种基于自偏置技术的低功耗锁相环设计[J].微电子学,2015,45(2):196-199. |
| |
| 作者姓名： | 范昊 黄鲁 胡腾飞 |
| |
| 作者单位： | 中国科学技术大学 电子科学与技术系, 合肥 230027,中国科学技术大学 电子科学与技术系, 合肥 230027,中国科学技术大学 电子科学与技术系, 合肥 230027 |
| |
| 基金项目： | 国家科技重大专项资助项目(2011ZX03004-002-01) |
| |
| 摘 要： | 采用TSMC 0.13 μm CMOS工艺,设计并实现了一种低功耗、具有固定的环路带宽与工作频率之比,以及良好相位噪声性能的自偏置锁相环(PLL)芯片电路。仿真结果表明,该PLL电路工作频率范围为200~800 MHz,在480 MHz输出频率的相位噪声为-108 dBc@1 MHz,1.2 V电源供电下消耗功耗2 mW。芯片核心电路面积仅为0.15 mm2,非常适合应用于系统集成。
|
| 关 键 词： | 锁相环 自偏置 电荷泵 压控振荡器 |
| 收稿时间： | 2013/12/26 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
