

Design, Test and Analysis of Chromic Imitation Electronic System Based on FPGA^{*}

XUE Wenjie, LI Fan, HUANG Xiaodong^{*}

(Key Laboratory of MEMS of Ministry of Education, Southeast University, Nanjing 210096, China)

Abstract: An electronic system used for chromic imitation is designed and tested based on FPGA. In this system, CMOS camera is used to capture the environmental image, and the corresponding change of the environmental image is imitated in real time by using RGB LED matrix. In this work, the chromic imitation system based on serial and parallel operation mode is designed respectively, and the performance of these two systems is also tested and compared. The test result shows that compared with the system with parallel mode, the system with serial mode can not only meets the real-time requirement of an electronic system (the chromic imitation period is about 35.8 ms), but also reduces the system size and fabrication cost.

Key words: chromic imitation; image processing; FPGA; serial mode; parallel mode

EEACC: 7230K

doi: 10.3969/j.issn.1005-9490.2019.03.037

基于 FPGA 的拟色电子系统设计、测试与分析^{*}

薛文杰, 李 帆, 黄晓东^{*}

(东南大学 MEMS 教育部重点实验室, 南京 210096)

摘 要: 提出了一种基于 FPGA 的拟色电子系统, 采用 CMOS 摄像头采集环境图像, 并利用三色 LED 点阵实时、动态模拟环境图像的相应变化。设计了基于串行、并行等两种工作方式的拟色电子系统, 并测试和比较了两者的性能, 结果表明: 相比于并行工作方式, 串行方式在满足本系统实时性要求 (拟色周期约为 35.8 ms) 的同时, 还可有效减小系统体积和成本。

关键词: 拟色; 图像处理; FPGA; 串行; 并行

中图分类号: TP272

文献标识码: A

文章编号: 1005-9490(2019)03-0728-05

拟色最初是指自然界中某些生物 (如变色龙等) 为了生存把自己伪装成与周围环境颜色一致或相近的颜色, 从而躲避敌害的一种自我防御能力。该技术在军事领域中具有广阔的应用前景, 例如, 通过调节军事目标的颜色, 使目标的颜色与周围环境融为一体, 可有效实现军事目标的伪装和隐身, 从而提升目标的生存能力和战斗力^[1]。一个典型的智能化的拟色系统需包含一个稳定性好、响应速度快、精度高的模块采集周围环境的图像信息, 并根据采集的图像信息产生相应的电学激励以调整系统的颜色, 从而实现实时、动态及高精度的拟色效果。然而, 对于现有的拟色系统而言, 平均每个拟色单元 (或像素) 至少需要 1~3 个 IO 口, 占用资源过多, 这使得单块处理器无法实现大规模的拟色, 往往需要多块处理器级联, 从而增加了拟色系统的成本和体

积^[2]。因此, 针对上述问题, 本文设计了一种新型的拟色电子系统, 通过 CMOS 摄像头采集环境图像, 经 FPGA 处理提取图像颜色信息, 并利用三色 LED 点阵模拟周围环境的颜色变化; 此外, 还利用 WS2812 实现了串行数据传输, 通过单个 IO 口即可实现 8×8 LED 点阵的拟色。实验结果表明, 本系统能够对周围环境作出实时、动态响应并实现高精度拟色, 因此, 具有较高的研究意义和应用价值。

1 系统设计

本文系统框图如图 1 所示。采用 FPGA 作为核心处理器, 选择 CMOS 摄像头作为图像传感器, SDRAM 作为存储器缓存图像信息, 利用 8×8 的三色 LED 点阵进行拟色, 并采用 WS2812B 智能外控光源实现拟色信号的串行传输, 采集的图像通过

项目来源: 江苏省高校品牌专业建设工程资助项目

收稿日期: 2018-04-26

修改日期: 2018-05-18

VGA 接口显示在显示屏上。




图1 系统设计框图,FPGA为核心控制器

图1中,FPGA是本系统的控制核心,系统拟采用ALTERA公司的Cyclone IV系列的FPGA,芯片选型为EP4CE6E22C8N,该芯片内涵6272个逻辑单元,30个M9K存储器模块,15个18位乘法器,2个PLL以及179个可扩展的IO口,时钟主频为50 MHz,足够满足本系统的设计需求。

2 实现方案

2.1 图像采集

在系统设计中,需要由图像传感器采集外界颜色和亮度信息并转换为电信号,方便FPGA进行处理。常见的图像传感器有CMOS摄像头和CCD摄像头等,相比于CCD摄像头,CMOS摄像头有着更高的灵敏度和更低的功耗^[3],因此,本系统采用CMOS摄像头作为图像传感器,选型为OmniVision公司出产的OV5640。该摄像头最大像素500万,帧率30 fps,支持RGB565、YUV442、YCrCb422等数据输出格式,通过DVP接口与FPGA连接,采用IIC协议进行通信^[4]。该摄像头像素高,内部自带DSP芯片,可根据需要设置不同大小的图像输出,支持自动白平衡,可确保采集的图像不受光线环境的影响。

根据数据手册^[5],设计摄像头的驱动流程如下并根据流程编写Verilog代码,实现摄像头的驱动及图像采集:

(1)拉低Reset信号,使摄像头复位,PWDN引脚拉高;

(2)DOVDD和AVDD上电;

(3)延迟5 ms~10 ms,待电源稳定后拉低PWDN信号;再过1 ms~2 ms后置位Reset信号;

(4)延迟20 ms,配置寄存器,设置工作模式,完成OV5640的初始化;

(5)启动摄像头,进行数据传输。

因本系统采用的是大小为800×600的VGA显示屏,为方便实现图像显示,设置摄像头输出图像大小为800×600像素(可根据需要设置为其他大小),输出数据格式为RGB565 16位数据。

2.2 图像缓存

在视频显示和处理中,图像数据量大且实时性要求高,而FPGA自带的片上RAM虽然速度快,但存储空间有限,不够存储一帧完整的图像。为了实现图像的显示及处理,本系统添加了一块64 M大小的SDRAM(同步动态随机存储器)作为外部存储器缓存图像,FPGA由FIFO口通过突发方式对SDRAM进行读写操作。

SDRAM具有成本低,集成度高,存储空间大,读写速度快等优点,缺点是时序相对复杂^[6]。本系统采用的SDRAM型号为HY57V641620,具有64 M的存储空间,由4个BANK组成,每个BANK大小为16 M,足够存储一帧完整的图像;存储数据格式为16位,刚好与CMOS摄像头输出的16位RGB565数据相匹配,无需位转换即可直接存储。SDRAM的地址线由BANK地址,行地址,列地址组成,通过选择不同的BANK进行读写的方式,可由单块SDRAM模拟双端口RAM,完成“时钟域1读,时钟域2写”的乒乓操作^[7]。所谓“乒乓操作”,即在第一个时钟周期时,摄像头向SDRAM的BANK1传输数据,传输完成后产生full信号,FPGA读取BANK1的数据进行处理和显示,同时摄像头继续转向BANK2继续传输数据;FPGA将BANK1的数据处理完后产生empty信号,同时等待BANK2数据满,然后处理BANK2的数据,摄像头转向BANK1传输数据……,通过以上循环,实现数据的不间断传输和跨时钟域的数据交互。

2.3 图像处理

为了提高系统拟色效果的实时性并且节省FPGA的计算单元,本系统通过将一帧图像划分为64个区域,每一区域大小为100×75像素,分别对应64个像素点,通过计算每一区域RGB值的平均值作为该区域的颜色特征进行拟色。每一帧图像的颜色信息以16位RGB565的格式存储在SDRAM中,首先按像素读取该区域的RGB值,然后将每一像素的RGB值划分为R、G、B 3个通道,分别求和后取平均,该平均值即为该区域对应通道的颜色特征值。

2.4 拟色

系统采用三色LED点阵实现拟色,并设计了并行拟色和串行拟色两种设计方案,以下分别对两种方案做介绍。

2.4.1 并行拟色

并行拟色,即FPGA的IO口与三色LED相应的引脚直接连接,根据图像处理中得到的对应区域的RGB信息,计算3个通道的配比如下:

$$R_p = \frac{\text{data}_R}{R_{\max}} \times 100\% \quad (1)$$

$$G_p = \frac{\text{data}_G}{G_{\max}} \times 100\% \quad (2)$$

$$B_p = \frac{\text{data}_B}{B_{\max}} \times 100\% \quad (3)$$

式中, RGB_p 分别对应 R、G、B 颜色的百分比; $\text{RGB}_{\max}$ 分别对应该通道颜色的最大值, 因摄像头输出的数据为 RGB565 格式, 因此实际计算中取 $R_{\max} = 31$, $G_{\max} = 63$, $B_{\max} = 31$; data_{RGB} 为该区域整体的 RGB 值。

计算出配比后, 由 FPGA 产生频率为 100 kHz, 占空比为 $\text{RGB}_p \cdot k$ (k 为比例系数) 的 PWM (脉冲宽度调制) 波送至对应 LED 的 RGB 引脚。当一个高频率的 PWM 波加在 LED 上时, 根据占空比的高低, 会导致 LED 亮度产生变化, 100% 为最亮, 0% 为最暗^[8]。此时, 根据 3 个通道占空比的不同, 三色 LED 即产生相应的颜色, 发光亮度由比例系数 k 决定。

并行拟色的优点是各 LED 之间互不影响, 响应速度快, 可随图像处理同步实现拟色。然而, 对于本系统而言, 本系统采用的 FPGA 共有 144 个 IO 口可供使用, SDRAM 占用了 38 个 IO 口, CMOS 摄像头占用了 16 个 IO 口, VGA 显示占用了 18 个 IO 口, 仅余下 72 个 IO 口可供拟色点阵使用。因并行拟色方式要求每 3 个 IO 口驱动 1 个 LED, 在这种工作模式下, 单块 FPGA 最多只能 24 个 LED。实际测试表明: 虽对于单个区域而言能实现较好的拟色, 但对于整帧图像而言拟色精度不够, 无法较好地反应各个区域间的差异。而若要实现 8×8 点阵的拟色, 需要级联另一块 FPGA, 这样就大大增加了系统的成本和体积, 此外, 不同 FPGA 间跨时钟域的数据交互也增加了编程的难度。


2.4.2 串行拟色

串行拟色采用的是 WS2812 智能外控 LED 进行拟色。WS2812 将三色 LED 和控制电路集成在了一个 5050 封装的元件上, 构成一个像素点, 由 Din、Dout、VCC、GND 等引脚组成。

WS2812 的工作时序图 2 所示。

WS2812 拟色点阵每一帧数据信号由 64 个 24 位的 RGB 信号及 Reset 信号组成, 每一个像素点的 D_{in} 信号与上一个像素点的 D_{out} 信号相接, 当其中一个像素点接收满 24 位数据以后, 由锁存器将数据锁存, 并将剩余的数据传输给下一个元件。直到一帧数据传输完毕, 再将 RGB 数据转化为相应的 TTL 电平传送到 LED 的引脚上, 实现拟色。

FPGA 在图像处理完成后, 首先将每一个区域



每个像素点自动锁存一位数据, 并将余下的数据传输至下一个像素点^[9]

图 2 WS2812 数据传输时序图

的 RGB565 数据按比例转化为 RGB888 数据, 转化公式如下:

$$R = \frac{\text{data}_R}{R_{\max}} \times 100\% \times 255 \quad (4)$$

$$G = \frac{\text{data}_G}{G_{\max}} \times 100\% \times 255 \quad (5)$$

$$B = \frac{\text{data}_B}{B_{\max}} \times 100\% \times 255 \quad (6)$$

然后, 对数据按位进行编码。WS2812 编码格式如表 1 所示^[8]。

表 1 WS2812 编码格式

名称	持续时间	最大允许误差	备注
T0H	0.35 μs	$\pm 150 \text{ ns}$	0 码, 高电平持续时间
T0L	0.80 μs	$\pm 150 \text{ ns}$	0 码, 低电平持续时间
T1H	0.70 μs	$\pm 150 \text{ ns}$	1 码, 高电平持续时间
T1L	0.60 μs	$\pm 150 \text{ ns}$	1 码, 低电平持续时间


编码完成后, 按位进行数据传输, 传输完数据后将信号线拉低, 产生大于 50 μs 的 Reset 信号, 直到下一帧数据到来。

串行拟色的缺点是数据串行传输, 速度相对较慢; 优点是只需一根信号线即可实现拟色, 且方便扩展拟色点阵的数量 (最大可扩展至 512 个像素点)。然而, 对于本系统及其应用场合而言, 摄像头最大输出帧率为 30 fps, 即每一帧的传输时间为 33.3 ms。经实验测量, 在使用 8×8 的点阵进行拟色时, 若采用串行方式进行数据传输, 传输周期为 2.5 ms, 远小于摄像头的数据传输周期。最终, 在串行工作模式下, 拟色周期约为 35.8 ms, 相应地帧率约为 28 fps, 在实时性方面与并行方式的 30 fps 没有肉眼可分辨的区别。然而, 较之于并行拟色, 串行拟色节省了 191 个 IO 口, 且无需级联另一块 FPGA 即可工作, 从而有效地降低了系统的成本和功耗, 并减小了系统的体积。因此, 本系统最终采用串行工作方式。

3 测试结果

本系统在进行方案设计的基础上,搭建了完整的硬件平台,采用串行方式进行数据传输,并进行了测试。


首先是纯色环境测试效果。分别将红、绿、黄3种颜色的图放到CMOS摄像头前,确保镜头拍到的图像为一帧完整的纯色的图像,测试结果如图3所示。由图3可看出,用手机屏幕显示纯色图,在CMOS摄像头拍摄到的图像颜色纯净的情况下,无论是单色(红、绿)还是混色(黄),整个拟色模块都能实现较好的拟色效果,整个LED点阵颜色较为一致,且稳定性较好,不会出现颜色突变的现象。



(a) 红色



(b) 黄色




(c) 绿色

图中,手机显示的图片用于模拟环境的颜色,摄像头用于采集环境的颜色,LED点阵用于实时、动态模拟环境颜色


图3 纯色环境下的拟色效果

然后是混合环境测试。分别将一幅图分为红绿、红蓝两个部分,再次进行实验。测试结果如图4所示。由图4可看出,在采集到的图像有不同的颜色的情况下,拟色点阵明显以中间为分界线分为了两个部

分,每一部分呈现出相应的颜色。颜色分界明显,且能根据采集的图像实时作出响应,实时性较高。



(a) 红绿混合



(b) 红蓝混合

图4 混合环境下的拟色效果

最后是实物环境测试。将颜色相对比较纯净的物体,如杯盖,置于CMOS摄像头前进行拟色。测试结果如图5所示。




图5 实物(杯盖)环境下的拟色效果

由图5可看出,此时拟色点阵整体呈蓝色,与杯盖的颜色一致。由于光线原因及杯盖本身反光的影响,摄像头拍摄的图像亮暗不一,因而拟色点阵各部分的亮度和颜色的深度有所区别,与实际拍摄的图像相符。

3 总结

本文以FPGA为核心设计了拟色电子系统。在图像采集上,采用OV5640作为图像传感器,采用HY57V641620 SDRAM作为外部存储器,采并用“乒乓操作”的方式对图像进行缓存和读写操作。在图像

处理上,将一帧图像划分为 64 个区域,通过计算每一区域 RGB 值的平均值作为该区域的颜色特征进行拟色。此外,本文还对比了串行工作和并行工作方式的优缺点,并最终采用串行拟色法进行拟色,极大地节省了 IO 口,且无需级联多块 FPGA 即可扩展拟色点阵的数量,从而降低了系统的成本和体积。最后本文具体分别通过纯色环境、混合环境、实物等 3 种方式测试了系统的拟色效果,实验结果表明,本系统能根据环境变化作出实时响应,拟色效果好,精度高。

参考文献:

- [1] Sauvet K, Sauques L, Rougier A. IR Electrochromic WO_3 Thin Films: From Optimization to Devices[J]. Solar Energy Materials and Solar Cells, 2009, 93(12): 2045-2049.
- [2] 唐光伦. 基于 FPGA 的电致变色器件自适应系统设计[D]. 成都: 电子科技大学, 2016.
- [3] 李晓晨, 姚素英, 黄碧珍, 等. 一种应用于高动态范围 CMOS 图像传感器的曝光控制技术[J]. 传感技术学报, 2013, 26(3): 328-332.
- [4] Zhou W G, Liu Y, Lyu C, et al. Real-Time Implementation of Panoramic Mosaic Camera Based on FPGA[C]//IEEE International Conference on Real-Time Computing and Robotics(RCAR), Cambodia. 2016: 204-209.
- [5] Omni Vison. <http://www.alldatasheet.com/datasheet-pdf/pdf/587044/OMNIVISION/OV5640.html>.
- [6] 程光伟, 陈玲玲. 高速图像采集系统中的 SDRAM 缓存模块设计[J]. 计算机与数字工程, 2016, 44(3): 538-541.
- [7] 项力领, 刘智, 杨阳, 等. 单片 SDRAM 的数据读写乒乓操作设计[J]. 长春理工大学学报, 2013(5): 140-143.
- [8] 陈培腾, 王卫东, 黎官华. 高刷新率 LED 驱动芯片中 PWM 控制电路的设计[J]. 电子器件, 2016, 39(1): 16-20.
- [9] <http://cn.world-semi.com/contact/WS2812B.html>.



黄晓东 (1983-), 男, 汉族, 福建福州人, 东南大学博士, 教授, 主要研究方向为微纳能源器件(能量收集与存储)与系统集成, 新型微纳传感器, 器件物理、材料与工艺, xduhuang@seu.edu.cn。