

Design and Implementation of High-Precision Multi-Channel Signal Source Based on FPGA

HONG Mingsen¹, HONG Yingping¹, LIN Yakun¹, CHANG Yanxiang², ZHANG Huixin^{1*}

(1. Key Laboratory of Instrumentation Science and Dynamic Measurement of Ministry of Education, North University of China, Taiyuan Shanxi 030051, China; 2. Military Representative Office of the Army Equipment Department in Beijing, Taiyuan Shanxi 030051, China)

Abstract: In view of the need to simulate a variety of signals in the ground test phase of telemetry system equipment in the aerospace field to complete the ground simulation test, a high-precision multi-channel simulation signal source based on FPGA and Gigabit Ethernet is designed. The signal source uses FPGA as the core controller of the system, and receives the instructions transmitted by the host computer through Gigabit Ethernet to control the output of the signal. It achieves 65 channels of 0~5 V, 10 channels of 0~28 V, 8 channels of -15 V~0 V adjustable DC analog voltage output, 2 channels of TTE interface signal output and 16 channels of RS422 digital signal output. The structure design of the signal source is simple and reasonable. The upper computer can set the amplitude and compensate the accuracy of the DC voltage signal, and the output amplitude accuracy is better than 0.01%. At the same time, it can configure the frame format and data content of the digital signal, and can be compatible with HDLC, PCM and other digital protocols. Experiments show that the system can achieve high precision and reliable output of the required signal, and has high compatibility. At present, the signal source has been successfully applied to the ground joint test of a data acquisition memory.

Key words: FPGA; Ethernet; high precision; compatibility; analog signal source

EEACC: 1230

doi: 10.3969/j.issn.1005-9490.2023.03.002

基于 FPGA 的高精度多通道信号源设计与实现

洪明森¹, 洪应平¹, 林雅坤¹, 畅彦祥², 张会新^{1*}

(1. 中北大学仪器科学与动态测试教育部重点实验室, 山西太原 030051;

2. 陆军装备部驻北京地区军事代表局某代表室, 山西太原 030051)

摘要: 针对航天领域遥测系统设备地面测试阶段需要模拟多种信号, 以完成地面模拟试验, 设计了一种基于 FPGA 和千兆以太网的高精度多通道模拟信号源。该信号源以 FPGA 作为系统的核心控制器, 通过千兆以太网接收上位机传输的指令来控制信号输出, 实现了 65 路 0~5 V、10 路 0~28 V、8 路 -15 V~0 V 可调直流模拟电压输出、2 路 TTE 网口信号输出和 16 路 RS422 数字信号输出。该信号源结构设计简单合理, 配套上位机能够对直流电压信号进行幅值设定和精度补偿, 能够达到输出幅值精度优于 0.01%, 同时能够配置数字信号的帧格式和数据内容, 能够兼容 HDLC、PCM 等多种数字协议。实验表明, 系统能够实现所需信号的高精度可靠输出, 并且具备极高的兼容性, 目前, 该信号源已经成功应用于某数据采集存储器的地面联试实验。

关键词: FPGA; 以太网; 高精度; 兼容性; 模拟信号源

中图分类号: TP274+.2

文献标识码: A

文章编号: 1005-9490(2023)03-0592-06

信号源在航天遥测设备配套测试中占有重要地位, 负责模拟输出各种所需测试信号, 必须具备高精度、高可靠性、易于操作等特点^[1-2]。目前, 航天测试领域大多数传感器是将采集到的物理信息转化为模拟信号的形式输出, 最常见的就是力学环境参数与动力系统参数, 除了传感器输出信号之外, 一般数字信号采用 RS422 接口输出, 比如: 时序参数、结构系统参数、控制系统接口参数以及图像压缩数据接口等等^[3]。同时, 伴随着电子技术的迅猛发展, 遥测系统

开始向高速率方向迈进, 很多设备使用千兆以太网等高速接口来传输数据, 最典型的就是 TTE 网络接口。因此, 对信号源的输出信号类型、通道数、速率提出了更高的要求^[4-6]。

综合上述背景, 本文提出了基于 FPGA 的高精度多通道信号源的设计与实现, 其能够为遥测系统提供多路高精度的可调直流量输出, 同时能够兼容多种数字传输协议, 模拟多种遥测系统所需的数据, 具备极高的应用前景和工程价值。

1 总体设计方案

信号源的总体设计遵循模块化、高集成和高可靠性思想,整个系统由通信背板和各功能板卡构成,功能板卡包括 TTE 网口板、直流量输出板和数据收发板,通信背板和功能板卡之间通过板间连接器进行连接,完成给各功能板卡供电和传送指令,其总体设计框图如图 1 所示。系统的电源模块为军用线性电源,能输出多路互相隔离的电压,可以同时给外部设备和系统内板卡供电。

通信背板的主控芯片为 Xilinx 公司 spartan-6 系列的 XC6SLX9,以太网 PHY 芯片为 88E1111,上位机将指令通过以太网接口传送给背板进行判读、解析,背板将解析完成的指令通过 RS422 传输至各功能板卡的控制核心 FPGA,进而控制各功能板卡的输出。整个信号源能够为外部测试设备提供 2 路 TTE 网络接口信号(UDP 协议)、76 路可调直流电压信号(64 路 0~5 V、8 路 0~28 V、4 路 -15 V~0 V)和 16 路 RS422 数字信号(HDLC 协议、PCM 协议、带电指令)。




图 1 系统总体设计

2 系统硬件设计

2.1 以太网接口设计

系统中通信背板和 TTE 网口板所使用的以太网 PHY 芯片均为 Marvell 公司的 88E1111。88E1111 是一款高性能的三速以太网 PHY 芯片,支持 1000BASE-T、100BASE-TX、10BASE-T 模式,它支持 GMII、TBI、RGMII、RTBI、SGMII 接口^[7-9],为了简化接口编码,降低系统设计难度,本系统 FPGA 与物理层的连接采用 GMII 接口,图 2 为具体接口设计示意图。




图 2 PHY 芯片接口设计示意图

2.2 模拟信号模块

可调直流模拟电压信号均由直流量输出板卡产生,板卡由隔离电路、D/A 转换电路、偏置电路和放大电路组成。

2.2.1 隔离电路设计

为了提高电路共模抑制能力,保证模拟信号与数字信号之间相互隔离,设计了隔离电路^[10],如图 3 所示。其中 ADuM1400 是 ADI 公司的四通道数字隔离器,该隔离器件将高速 CMOS 与单芯片空芯变压器技术融为一体,具有优于光耦合器等替代器件的出色特征,能够实现双向通信,其最大转换速率为 90 Mbps,具备了低功耗、高速率、高共模瞬变抗扰度等优点。同时具备 3 V/5 V 电平转换,隔离器两端采用不同的供电和接地,数字端采用 3.3 V 供电和数字地接地,模拟端采用 5 V 供电和模拟地接地。




图 3 ADuM1400 隔离电路

2.2.2 D/A 转换电路设计

数模转换电路是直流量输出板卡的核心,其转换精度影响着直流量的输出精度,因此 D/A 芯片的选型格外重要,经过调研比较多种芯片,最终选取 ADI 公司的 AD5628-2 作为 DA 转换器,电路如图 4 所示。AD5628 是一款低功耗、8 通道、12 位、缓冲电压输出 DAC,采用 2.7 V 至 5.5 V 单电源供电,AD5628-2 内置一个 2.5 V、 $5.0 \times 10^{-6} / ^\circ\text{C}$ 基准电压源,满量程输出范围可达到 5 V。AD5628 采用多功能三线制串行接口,能够以最高 50 MHz 的时钟速率工作,并与标准 SPI、QSPI、MICROWIRE、DSP 接




图 4 D/A 转换电路

口标准兼容,它内置片内精密输出放大器,能够实现轨到轨输出摆幅。

2.2.3 偏置电路设计

为了满足负电压和 0 V 电压的输出,以及控制输出精度,设计了偏置电路,包括 2.5 V 基准电压产生电路和 OPA4227 偏置电路组成,如图 5 和图 6 所示。




图 5 2.5 V 基准电压电路




图 6 偏置电路

LM236 集成电路是精密的 2.5 V 并联稳压器,其工作原理相当于一个低温度系数的齐纳二极管,可以产生稳定的参考电压。LM236 产生的 2.5 V 基准电压经过由 OPA234 组成的跟随电路,再输入到后续的偏置电路。偏置电路中所使用的放大器是 TI 公司的 OPA4227,其具备低噪声、宽带宽和高精度等特性,是需要精密直流性能的理想选择。

2.2.4 放大电路设计

考虑到所输出电压的范围和线性度等要求,选择 OPA454 作为放大电路的芯片,电路设计如图 7 所示。OPA454 具有相对较高的电压和电流驱动能力^[10],可以在±5 V 至±50 V 的宽电源范围内工作,提供了极好的精度、宽输出摆幅、并且没有类似放大




图 7 OPA454 放大电路

器中经常出现的相位反转问题,控制电路中的相关电阻阻值就能实现不同幅值的电压输出,经过实验验证,该放大器具备良好的线性度。

2.3 数字信号模块

本系统中通信背板和功能板卡之间通信以及数据收发板卡的接口均采用 RS422 接口,RS422 数据信号采用差分传输的方式,由驱动能力强的发送器和输入阻抗高的接收器组成硬件电路,在传输距离和速度上优于 RS232 接口,可以拥有多个接收节点。本系统中 RS422 接口的发送器和接收器选用 DS26C31 和 DS26C32,芯片采用 5 V 供电,考虑到传输距离和抗干扰性,采用终端匹配电阻为 51 Ω,同时对差分数据线匹配 1 K 的上下拉电阻,电路如图 8 所示。




图 8 RS422 接口电路

3 系统软件设计

3.1 系统控制逻辑设计

系统的总体控制逻辑如图 9 所示,系统上电后会对所有板卡芯片进行复位和初始化,通信背板通过网线连接电脑,以太网传输层协议为 UDP,通信背板接收到 UDP 数据后进入指令接收主进程,进而




图 9 控制逻辑流程图

对接收的指令进行判读,将有效指令解析完成后控制各功能板卡的输出。指令采用统一的数据格式,完整的指令包设定为 10 个字节,包括帧头、板卡号、命令和帧尾等信息,具体格式见表 1。

表 1 指令包数据格式

名称	帧头	板卡号	CMD	Data	帧尾
字节数	2	2	2	2	2
内容	25AC	XXXX	XXXX	XXXX	FFFF

3.2 UDP 逻辑模块设计

本系统中通信背板和 TTE 板卡的以太网收发模块采用的都是 UDP 传输协议,UDP 不需要连接,传输速度比 TCP 快,且易于纯逻辑实现。完整的以太网数据包格式和 UDP 接收模块状态跳转逻辑如图 10 和图 11 所示。




图 10 以太网包数据格式




图 11 UDP 接收模块的状态跳转图

3.3 D/A 转换时序设计

直流电压信号是由 FPGA 控制 AD5628 产生 0~2.5 V 基础电压,再经过后续偏置、放大电路输出的,AD5628 采用三线式串行接口模式,其串行写入时序如图 12 所示。SCLK 为串行时钟输入,支持最高 50 MHz 的速率传输。DIN 为串行数据输入,其输入移位寄存器为 32 bit 位宽,数据在串行时钟输入的下降沿读入寄存器。SYNC 为输入数据帧同步信号,低电平有效控制输入,当 SYNC 低电平有效时,SCLK 和 DIN 缓冲器上电,输入移位寄存器使能,数据在后续 32 个时钟的下降沿读入。LDAC 信号也是低电平有效,当输入寄存器有新数据时,可以更新任意或全部 DAC 寄

存器,因此,当 LDAC 有效时将得到的通道地址和对应的数据缓存到对应的寄存器中,当 LDAC 无效时则输出信号。CLR 为异步清零信号,输入低电平有效,当 CLR 有效时,输入寄存器和 DAC 寄存器更新为 CLR 编码寄存器内的数据。




图 12 AD5628 写操作时序图

3.4 数字信号协议介绍

数字信号模块采用的是 RS422 接口,可以兼容多种传输协议,能够模拟遥测系统中的时统信号、结构系统数据、控制系统数据、图像数据以及光纤解调数据等,其中使用最广泛的就是脉冲编码调制 (Pulse Code Modulation, PCM) 协议和高级数据链路控制 (High-Level Data Link Control, HDLC) 协议。PCM 通过对模拟信号的连续采集、量化、编码而产生的数字信号,通过一组二进制编码的固定电平来表达,主要用于对音频、视频等承载的调制。PCM 数据时序如图 13 所示,PCM 的传输只有数据位,不需要停止位和校验位,PCM 数据在时钟的上升沿进行同步,在时钟的下降沿接收数据^[11-13]。




图 13 PCM 数据时序图

HDLC 是链路层协议的一项国际标准,采用同步全双工通信模式,具有较高的传输效率,协议中所有帧采用 CRC 校验,同时对信息帧进行顺序编号,具备极高的可靠性,为满足数据链路大带宽、高可靠性,实时性强的要求,使得 HDLC 协议的使用更加广泛。HDLC 协议规定所有数据以帧为单位传输,完整的数据帧构成如表 2 所示,包含标志段、地址段、控制段、信息段和校验段等^[14-16]。

表 2 HDLC 数据帧构成

标志段 F	地址段 A	控制段 C	信息段 I	校验段 FCS	标志段 F
01111110 (8 bit)	8 bit (可扩)	8 bit (可扩)	最大 < 128 字节可为任意数位	16 bit	01111110 (8 bit)

4 测试结果与分析

信号源最终成品由机箱和配套笔记本电脑组成。图 14 为信号源的实际工作环境,为某固态存储器地面自测试验提供直流量和数字量信号,系统上位机由 VB 软件编写,可以通过上位机控制各路直流量的输出幅值,以及数字量的帧格式和数据内容。




图 14 系统工作环境

针对直流信号输出进行测试,选中一路 0~5 V 输出通道,上位机设定输出幅值为 2.5 V,接插件连接信号源和转接盒,利用高精度万用表对实际输出电压进行测量,测量结果为 2.500 07 V,如图 15 所示,试验结果表明,该信号源直流量输出幅值精度优于 0.01%。




图 15 直流量输出测试

针对数字量信号输出进行测试,通过上位机设定帧格式为 HDLC 和 PCM 协议,数据内容为递增数,将电缆连接信号源与固态存储器,对输出的数字量信号进行解码储存,试验结束后进行回读处理,得到的数据如图 16 所示,试验结果表明,该信号源可以兼容多种数据协议,满足设计需求。

00000053	00	01	02	03	04	05	06	07	08	09	0a	0b	0c	0d	0e	0f
00000000	00	01	02	03	04	05	06	07	08	09	0a	0b	0c	0d	0e	0f
00000010	10	11	12	13	14	15	16	17	18	19	1a	1b	1c	1d	1e	1f
00000020	20	21	22	23	24	25	26	27	28	29	2a	2b	2c	2d	2e	2f
00000030	30	31	32	33	34	35	36	37	38	39	3a	3b	3c	3d	3e	3f
00000040	40	41	42	43	44	45	46	47	48	49	4a	4b	10	0f	14	6f
00000053	91	9e	eb	90	00	01	02	03	04	05	06	07	08	09	0a	0b

图 16 回读的数据内容

5 结论

利用 FPGA 为主要硬件平台和千兆以太网作为主要通信接口,采用模块化思想设计通信背板和各种功能板卡,完成了高精度,多通道信号源的设计与实现。系统通过上位机进行控制,能够设置各路直流量的输出幅值以及各路数字量的帧格式和数据内容,试验结果表明,该信号源能够实现直流电压信号的高精度稳定输出,以及数字量信号的高兼容性稳定输出。能够为航天遥测领域设备提供多种所需要的模拟信号,具备良好的实用价值。

参考文献:

- [1] 冯宇航,任勇峰,刘东海. 基于 FPGA 的多路信号源的设计与实现[J]. 电子测量技术,2021,44(11):136-140.
- [2] 程心怡. 模块化测量系统外系统模拟源的设计与实现[D]. 太原:中北大学,2021.
- [3] 张雪钰,王洪凯,焦新泉,等. 基于 AD5504 的多路信号源的设计与实现[J]. 电子器件,2021,44(2):290-294.
- [4] 张晋项,任勇峰,单彦虎,等. 基于 FPGA 的可调节信号发生器的设计与实现[J]. 电子设计工程,2019,27(22):137-141.
- [5] 任勇峰,姜喜洋,焦新泉,等. 基于 FPGA 与 AD9744 的高精度信号源的系统设计[J]. 仪表技术与传感器,2019(6):101-105.
- [6] 刘文倩,沈三民,刘利生,等. 基于以太网与 FPGA 的多通道信号源的系统设计[J]. 仪表技术与传感器,2019(1):30-33.
- [7] 孙晓磊,王红亮,陈航. 基于 FPGA 的双 FLASH 数据记录器设计与实现[J]. 电子测量技术,2021,44(23):36-41.
- [8] 陈航,严帅,薛伟钊,等. 基于千兆以太网的多节点数据采集系统[J]. 仪表技术与传感器,2021(12):71-74.
- [9] 陈航. 基于千兆以太网的高速数据记录器设计与实现[D]. 太原:中北大学,2021.
- [10] 刘文倩,沈三民,严帅,等. 通用模块化的高精度模拟信号变换器设计[J]. 仪表技术与传感器,2019(7):43-47.
- [11] 樊刘华. 某遥测外系统等效设备设计与实现[D]. 太原:中北大学,2017.
- [12] 张嘉璐. 数据采集存储系统的设计与实现[D]. 太原:中北大学,2021.
- [13] 朱泽辉. 图像数据采集装置的研究与实现[D]. 太原:中北大学,2021.
- [14] 钱勇. HDLC 协议并行解码器的实现与验证[D]. 武汉:武汉大学,2021.

[15] 彭磊. 基于 HDLC 协议的机载通信研究[D]. 武汉:华中师范大学,2017.

[16] 张凡,王小力. 基于形式验证的 HDLC 协议验证[J]. 中国新通信,2017,19(19):22.



洪明森(1997—),男,硕士研究生,研究方向为测试计量技术与仪器, mingsenhong@163.com;



张会新(1980—),男,现为仪器与电子学院教师,主要研究方向为动态测试技术与仪器, zhanghx@nuc.edu.cn。